

DIALOG(R)File 352:Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

013536743 \*\*Image available\*\*

WPI Acc No: 2001-020949/200103

XRFX Acc No: N01-016219

Manufacture of polycrystalline silicon thin film transistor, involves melting and crystallizing silicon film formed on substrate, to suppress convection movement of silicon atom, to form crystalline film

Patent Assignee: YAMAZOE H (YAMA-I)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 2000294793	A	20001020	JP 9999905	A	19990407	200103 B

Priority Applications (No Type Date): JP 9999905 A 19990407

Patent Details:

Patent No	Kind	Lan Pg	Main IPC	Filing Notes
JP 2000294793	A	14	H01L-029/786	

Abstract (Basic): JP 2000294793 A

NOVELTY - A silicon film formed on the flat surface of the substrate (1), to suppress convection movement of the silicon atom, is melted and crystallized to obtain a crystalline film (3).

USE - For manufacture of thin film transistor (TFT) in liquid crystal display device.

ADVANTAGE - The crystalline silicon film of the TFT improves its characteristics and reliability.

DESCRIPTION OF DRAWING(S) - The figure shows the sectional view explaining the crystallization method.

Substrate (1)

Crystalline film (3)

pp; 14 DwgNo 2/8

Title Terms: MANUFACTURE; POLYCRYSTALLINE; SILICON; THIN; FILM; TRANSISTOR;  
MELT; SILICON; FILM; FORMING; SUBSTRATE; SUPPRESS; CONVECTION; MOVEMENT;  
SILICON; ATOM; FORM; CRYSTAL; FILM

Derwent Class: U11; U12

International Patent Class (Main): H01L-029/786

International Patent Class (Additional): H01L-021/20; H01L-021/336

File Segment: EPI

(19) Japanese Patent Office (JP)

(12) Publication of Patent Application (A)

(11) Publication Number of Patent Application: 2000-294793 (P2000-294793A)

(43) Date of Publication of Application: H12. October 20 (2000.10.20)

(51) Int. Cl. <sup>7</sup>	Identification Code	FI	Theme Code (Reference)
H01L 29/786		H01L 29/78 627	G 5F052
21/336		21/20	5F110
21/20			

Request for Examination: Not made

Number of Claims: 19 OL (14 Pages in total)

(21) Application Number: H11-99905

(22) Application Date: H11. April 7 (1999.4.7)

(71) Applicant: 598144801

Hiroshi YAMAZOE

7-13, 2-chome, Tera, Katano-shi, Osaka

(72) Inventor: Hiroshi YAMAZOE

7-13, 2-chome, Tera, Katano-shi, Osaka

F term (Reference)	5F052	AA02	BB01	BB07	DA02	DB03
		DB07	FA00	JA01	JA10	
	5F110	AA08	AA18	CC02	DD02	EE03
		EE43	FF01	FF02	FF03	FF28
		FF29	FF30	FF32	GG02	GG13
		GG14	GG24	GG25	GG32	GG33
		GG43	GG44	GG45	GG52	HJ01
		HJ13	HL03	HL22	NN02	NN24
		NN35	PP03	PP04	PP35	

(54) [Title of the Invention] MANUFACTURING METHOD OF THIN FILM TRANSISTOR

(57) [Abstract]

[Title of the Invention] Manufacturing method of thin film transistor

[Problem] The surface of a crystalline silicon film is greatly uneven, which leads to nonuniform TFT characteristics. Further, nonuniformity of doping concentration is also a problem.

[Means for Solution] Structure (+ effect)

When melting and crystallizing, a magnetostatic field is impressed. Further, doping is performed by nuclear transformation by neutron irradiation. Further, oxide silicon phase is made to exist under a polycrystalline silicon film.

[Scope of Claim]

[Claim 1] A method of manufacturing a thin film transistor, comprising the steps of: forming a silicon film whose surface is even on a substrate; and melting and crystallizing the silicon film, inhibiting a convection movement of silicon atoms, so that a crystalline silicon film is obtained.

[Claim 2] A method of manufacturing a thin film transistor, comprising the steps of: forming a silicon film whose surface is even on a substrate; forming a gate insulating film; and melting and crystallizing the silicon film, inhibiting a convection movement of silicon atoms, so that a crystalline silicon film is obtained.

[Claim 3] A method of manufacturing a thin film transistor according to claim 1 and 2, wherein the silicon film is melted by laser irradiation.

[Claim 4] A method of manufacturing a thin film transistor according to claim 3, wherein the laser is an excimer laser.

[Claim 5] A method of manufacturing a thin film transistor according to claim 3, wherein the laser is an argon laser.

[Claim 6] A method of manufacturing a thin film transistor according to claim 1 and 2, wherein a convection movement of silicon atoms is inhibited when melting and crystallization are performed with a magnetic field impressed.

[Claim 7] A method of manufacturing a thin film transistor according to claim 1 and 2, wherein a convection movement of silicon atoms is inhibited when melting and crystallization are performed with a high-pressure inert gas blown.

[Claim 8] A method of manufacturing a thin film transistor, comprising the step of heating crystalline silicon instantaneously at a temperature of approximately 1000 °C or higher and

approximately 1400 °C or lower after the crystalline silicon and a gate insulating film that is in contact with the crystalline silicon are formed.

[Claim 9] A method of manufacturing a thin film transistor according to claim 8, wherein the heating of the crystalline silicon is performed by laser irradiation.

[Claim 10] A method of manufacturing a thin film transistor according to claim 9, wherein the laser is an excimer laser.

[Claim 11] A method of manufacturing a thin film transistor according to claim 9, wherein the laser is an argon laser.

[Claim 12] A method of manufacturing a thin film transistor according to claim 8, wherein the heating of the crystalline silicon is performed by high-frequency heating.

[Claim 13] A method of manufacturing a thin film transistor, comprising the step of irradiating a channel region of crystalline silicon with a neutron so that a threshold of the thin film transistor is controlled.

[Claim 14] A method of manufacturing a thin film transistor according to claim 13, wherein the heat treatment is performed at a temperature of 600 °C or higher, in a vacuum or an inert atmosphere after the neutron irradiation.

[Claim 15] A method of manufacturing a thin film transistor, comprising the steps of: forming a silicon film whose surface is even on a substrate; ion-implanting an oxygen ion in depth of approximately 100 nm or more from the surface of the silicon film; and melting and crystallizing the silicon film so that a crystalline silicon film is obtained.

[Claim 16] A method of manufacturing a thin film transistor, comprising the steps of: forming a silicon film whose surface is even on a substrate; ion-implanting an oxygen ion in depth of approximately 100 nm or more from the surface of the silicon film, keeping the substrate at a fixed temperature of 500-600 °C; heat-treating the substrate at a temperature of approximately 600 °C or higher, for approximately 10 hours or more; and melting and crystallizing the silicon film by irradiating with a laser light so that a crystalline silicon film is obtained.

[Claim 17] A method of manufacturing a thin film transistor according to claim 15 or 16, wherein the substrate is a borosilicate glass.

[Claim 18] A method of manufacturing a thin film transistor according to claim 16, wherein the laser is an excimer laser.

[Claim 19] A method of manufacturing a thin film transistor according to claim 16, wherein the laser is an argon laser.

[Detailed Description of the Invention]

[0001]

[Technical Field to which the Invention belongs] The present invention relates to a basic technology of a thin film transistor (TFT) that has a function of a field-effect transistor (FET). Further, the present invention relates to a polycrystalline silicon TFT formed under the maximum process temperature of approximately 650 °C or lower. The temperature of approximately 650 °C is the highest temperature that a commercially available borosilicate glass can bear. Especially, the present invention relates to improvement of the surface evenness of polycrystalline silicon, stabilizing treatment of the interior of a gate insulating layer and an interface between the gate insulating layer and polycrystalline silicon, further to a uniform doping method for a channel region, and ensuring of repeatability of Fermi level of carriers in the channel region, and to repeatability of a threshold.

[0002]

[Prior Art] As for the conventional technology, the detailed description can be found in "Digest of Technical Papers; AM-LCD 98." The known manufacturing method of a TFT is also described.

[0003] Polycrystalline silicon that is an important element of TFT is formed by crystallizing amorphous silicon, for example, formed on a substrate. For planarization of the surface of crystallized polycrystalline silicon, around the year of 1996, a cap comprising silicon dioxide or the like is formed on the amorphous silicon when irradiating the amorphous silicon with a laser for melting and crystallization. Since then, there has been no big technical progress.

[0004] In this case, that is, in the TFT process that includes obtaining instantaneous rapid melting, instantaneous solidification and crystallization with a polycrystalline silicon by laser irradiation, the maximum temperature of the steady process can be controlled to be approximately 650 °C. Practically, since the molten silicon is in contact with a substrate instantaneously, a temperature of approximately 1400 °C or higher is applied to the substrate instantaneously.

[0005] A borosilicate glass is usually used for a substrate, and it can bear instantaneous heat

of 1400 °C, for example. As for the temperature borne constantly, approximately 650 °C is the limit, when common #1737 made by Corning is used for a glass substrate. In this sense, limiting the maximum temperature of the steady process to approximately 650 °C means a lot. A stabilizing treatment of the interior of a gate insulating layer and an interface between a gate insulating layer and polycrystalline silicon has not specially been conducted. In the case of an inverted staggered type, when instantaneous rapid melting of amorphous silicon by laser irradiation is performed, a stabilizing treatment is considered to be more or less conducted by the heat treatment as a secondary process of the process.

[0006] Further, doping is performed by ion-implantation. For formation of a complementary MOS, the threshold needs to be accurately uniform around 1.5 V. (TFT is all performs with enhancement mode.)

[0007] As for a thin film transistor formed through such process, uniformity of electrical characteristics of TFT at initial characteristic and the reliability of the characteristics usually become problems. The uniformity of electrical characteristics is evaluated mainly focusing on the gate voltage that corresponds to rise of the drain current of drain current-gate voltage characteristic, that is, a gate threshold. The reliability is evaluated focusing on change of the threshold with time.

[0008]

[Problem to be Solved by the Invention] First, for structuring TFT, a surface needs to be even. Degree of unevenness of a polycrystalline silicon surface greatly affects the mobility of electrons, holes and carriers, and there are critical defects such as nonuniform ion-implantation caused by a channel effect or the like when ions are implanted into the polycrystalline silicon. Unevenness of a polycrystalline silicon film or the like makes it difficult to achieve uniform doping by ion-implantation. Therefore, variation in the threshold of FET tends to increase.

[0009] This condition is shown in Fig. 1 with a structural cross-sectional view. In the figure, reference number 1 is a substrate, 2 is a silicon film deposited first, and 3 is a crystalline silicon film that has been scanned by an excimer laser of xenon chloride, for example, and melted and recrystallized.

[0010] In the figure, in a usual technology, the roughness of the surface of a silicon film

deposited by chemical vapor deposition (CVD), for example, is approximately  $0.001\ \mu\text{m}$  in the case where the thickness is approximately  $0.05\ \mu\text{m}$ . As for the unevenness of a crystalline silicon film that has been melted and recrystallized is large, and the distance between the peak and trough reaches approximately  $0.05\ \mu\text{m}$ . That is, the unevenness is as large as the film thickness. It can be understood that this is due to the intense convection movement of silicon atoms at the time of instantaneous melting. In other words, silicon atoms move a lot by the convection movements, which leads to the unevenness. This is a consequence from the observation in the case of crystal growth by Chokralski method using a silicon single-crystal ingot.

[0011] Further, the following observation also supports the foregoing discussion. That is, when the deposited silicon film is heat-treated at the temperature of from approximately  $800\ ^\circ\text{C}$  to the melting point of silicon for several hours to approximately 100 hours so that it is gradually crystallized, the evenness of the obtained crystalline silicon film surface is maintained. For this, the substrate needs to be expensive quartz.

[0012] The method of improving the surface evenness of a crystalline silicon film that has been melted and recrystallized, which was considered around 1995, is to cover the silicon film with a cap film such as a silicon dioxide film or a silicon nitride film when melting and recrystallization are performed by laser irradiation. The result is, fatal difficulty that the cap film breaks occurs, unless the irradiation power of the laser light is reduced. Further, if the laser power is reduced, the problem that enough melting and recrystallization are not performed arises. The break of the cap film is considered to be due to the intense convection of silicon atoms in the molten state.

[0013] Especially in the case of a staggered type TFT (top gate TFT), it is a great problem since the channel region of MOS characteristic where carriers run is highly uneven. Of course, there are many problems such as nonuniformity of ion-implantation also in the case of an inverted staggered type TFT (under gate TFT).

[0014] As for this problem, it is considered that there is no clear response with the conventional method.

[0015] Further, as for the integrated circuit (IC) technology, a gate insulating layer is obtained by heating single crystalline silicon to approximately  $1100\ ^\circ\text{C}$  or higher in an atmosphere

containing moisture so that the single crystalline silicon is thermally oxidized. By this temperature treatment, a dense gate insulating layer with low electrical level and a stable interface between a gate insulating layer and polycrystalline silicon with low level are considered to be obtained.

[0016] However, when the present invention is of TFT using polycrystalline silicon whose formation temperature is relatively low, a stabilizing treatment of the interior of the gate insulating layer and the interface between the gate insulating layer and polycrystalline silicon has not specially been conducted. That is the case especially for a staggered type TFT. In the case of an inverted staggered type, when instantaneous rapid melting of amorphous silicon by laser irradiation is performed, the stabilizing treatment is considered to be more or less conducted by the heat treatment as a secondary process of the process. However, in this case of an inverted staggered type, optimization is not conducted under the present circumstances. This affects the reliability of TFT.

[0017] Further, control of the TFT threshold or the like, a controlled ion-implantation is performed to a channel region of TFT. The semiconductor part is polycrystalline silicon and crystal grain boundary exists, so uniform implantation is difficult due to channel effect or the like. Further, degree of activation of implanted species is affected by the crystal grain boundary, so that the doping has local nonuniformity. Further, in the case of TFT technology according to the present invention, heat treatment temperature for activation cannot be raised enough. Therefore, the activation rate spread around 50 %. That means impurity atoms that are not activated exist, which leads to dispersion of carriers, deteriorating mobility of carriers. In the normal state of TFT, for forming a complementary MOS with inhibited power consumption, the thresholds need to be accurately controlled to be around 1.5 V. It is especially the case when structuring a signal processing circuit with this is intended.

[0018] The process of melting and recrystallization is instantaneous. For example, when an excimer laser is used, the pulse width is about 10 nsec to 50 nsec. That is to say, it is a process far removed from a thermal equilibrium process. Therefore, the repeatability of the control of this process in detail is difficult to be ensured. It is public knowledge that there is a problem in repeatability of controlling the time-variant change of the irradiation power within the pulse width, and of controlling the peak value of the irradiation power, for example.



Therefore, there is a limit to repeatability of the band structure of carriers of a crystalline silicon film that is melted and recrystallized. For example, crystal defects or the like, it is difficult to always repeat the same condition. Therefore, repeatability of Fermi level of carriers or the like is difficult to obtain, and when the foregoing one is used for a channel, the threshold has variations.

[0019] Conventionally, uniformity of the initial characteristic of TFT has been inadequate. When a circuit is structured with these TFTs, the variation of the threshold is  $\pm 0.5$  V or more in the present circumstances, although it needs to be  $\pm 0.1$  V or less. Further, the reliability is evaluated by the movement of the threshold voltage, using BTS method (Bias Temperature Stress method). The specific condition is, for example, impressing approximately 10 V, at 100 °C, for 30 minutes, between a gate and a source, and between a gate and a drain. The reliability is evaluated by the move distance of the threshold after that. This reliability is also inadequate. The needed characteristic is, as threshold shift, 0.1 V or less. However, in the present circumstances, it is approximately 0.5 V or more.

[0020] The required higher limit of the threshold  $\pm 0.1$  V is derived from the formation of CMOS (complementary MOS), for example.

[0021] Especially, in the case of a stagger type (= top gate) structure TFT, it is presumed from the results of sensitive SIMS (secondary ion mass spectrometry) or the like that progress of impurity diffusion from a substrate to a polycrystalline silicon layer contributes to the deterioration in the reliability. (Data of Japan Society of Applied Physics)

[0022]

[Means for Solving the Problem] In order to solve the above-described problem, the present invention provides a method of manufacturing a thin film transistor, wherein a silicon film whose surface is even is formed on a substrate, and the silicon film is melted and crystallized, inhibiting a convection movement of silicon atoms, so that a crystalline silicon film is obtained.

[0023] Further, the present invention provides a method of manufacturing a thin film transistor, wherein a silicon film whose surface is even is formed on a substrate, then a gate insulating film is formed, and then the silicon film is melted and crystallized, inhibiting a convection movement of silicon atoms, so that a crystalline silicon film is obtained.

[0024] Further, melting of the silicon film is preferably conducted by laser irradiation. Further, considering the energy absorption of a silicon film, the laser is preferably an excimer laser. Especially, the one with oscillation wavelength of around 300 nm is preferable. Further, in order to reduce the unevenness of a silicon film that has been melted and solidified, a large power laser with continuous oscillation is preferable. In terms of that, using an argon laser is preferable.

[0025] The present invention provides a method of forming a thin film transistor, wherein a magnetic field is applied taking advantage of diamagnetism of silicon atoms, in order to inhibit the convection movement of silicon atoms when melting and crystallization are performed. At the melting part of the silicon film, the magnetic flux density is preferably approximately 2000 gauss or more.

[0026] The present invention provides blowing a high-pressure inert gas when melting and crystallization are performed, as another means to inhibit the convection.

[0027] Further, the present invention discloses a method of manufacturing a thin film transistor, wherein a crystalline silicon is heated instantaneously at a temperature of approximately 1000 °C or higher and approximately 1400 °C or lower after a gate insulating film is formed, in order to stabilize the gate insulating film and an interface between the gate insulating film and crystalline silicon. At that time, heating crystalline silicon by laser irradiation is convenient. An excimer laser or an argon laser is cited as the preferable laser, as discussed above. Another preferable means is high-frequency heating of crystalline silicon.

[0028] Further, the present invention provides a method of manufacturing a thin film transistor, wherein neutron irradiation is applied in order to introduce n-type impurities uniformly in a channel region of crystalline silicon, with activation rate of almost 100 %, and without heat treatment for activation, to control the threshold of TFT. The neutrons are preferably thermal neutrons. Further, after that, in order for recovery of radiation damage on a silicon film and for preventing the adverse effect of oxygen impurity defect (usually, oxygen atoms are contained at approximately  $10^{18}$  atoms/cm<sup>2</sup> or more), it is almost essential to heat-treat crystalline silicon at a temperature of 600 °C or higher in a vacuum or an inert atmosphere after the neutron irradiation.

[0029] Further, in order to solve the foregoing problem, a method of manufacturing a thin film transistor comprising the steps of: forming a silicon film whose surface is even on a substrate; ion-implanting an oxygen ion in depth of approximately 100 nm or more from the surface of the silicon film; and melting and crystallizing the silicon film so that a crystalline silicon film is obtained; is disclosed.

[0030] More specifically, a method comprising the steps of: forming a silicon film whose surface is even on a substrate; ion-implanting an oxygen ion in depth of approximately 100 nm or more from the surface of the silicon film, keeping the substrate at a fixed temperature of 500-600 °C; heat-treating the substrate at a temperature of approximately 600 °C or higher, for approximately 10 hours or more; and melting and crystallizing the silicon film by irradiating with a laser light so that a crystalline silicon film is obtained; is proposed.

[0031] At that time, a borosilicate glass is preferably used as the substrate, in terms of cost. Further, as for the laser, an excimer laser or an argon laser is preferable.

[0032]

[Embodiment Modes of the Invention] The present invention is described more specifically hereinafter.

[0033] The unevenness on the free face (the surface opposite to a substrate and is in contact with air) of a crystalline silicon film that has been melted and crystallized rapidly on a substrate is due to the rapid movement of silicon atoms by the convection when melting, as discussed above. Therefore, by speculation, inhibiting the movement of silicon atoms in molten silicon, in order to obtain a smoother free face, is proposed.

[0034] By doing so, local nonuniformity of the implantation density of ion implantation and of the activation of the implantation species can be improved. In other words, extreme nonuniformity of thickness of a silicon film leads to nonuniform implantation condition. Further, when the implantation species are activated by heat, the implantation species or the like at an interstitial position are easy to segregate at the uneven portion.

[0035] Further, it is public knowledge that the mobility of carriers such as electrons deteriorates by the unevenness of the channel region where they run. Further, when a TFT with a gate insulating film formed in addition to this operates, an electric field concentrates in the projection and the depression of the uneven portion, which leads to deterioration. The

present invention improves these problems.

[0036] This also has a side benefit that diffusion of oxygen atoms from a substrate into a crystalline silicon film can be inhibited, considering from the experience in a pulling method of crystalline silicon film.

[0037] Further, an excellent method for the case of a staggered type, that is, a top gate type is disclosed here. A silicon film is formed on a substrate by chemical vapor deposition (CVD), or plasma assisted chemical vapor deposition (plasma CVD), or sputtering. The silicon film of this time is an amorphous or microcrystalline silicon film, and the surface is very smooth. When the silicon film thickness is approximately 50 nm, the unevenness is 0.5 nm or less measured by a profilometer. Next, a film that corresponds to a gate insulating film whose thickness is approximately 100 nm is formed all over the surface. For example, for the gate insulating film, a silicon dioxide film, a tantalum pentoxide film, an aluminum oxide film, a silicon nitride film or the like is used. As a method for the film formation, CVD, plasma CVD, sputtering or the like is used. A film formed by plasma CVD using tetraethoxysilane is superior.

[0038] After that, the silicon film is instantaneously heated and cooled, that is, melted and crystallized, so that crystalline silicon is obtained. The method of inhibiting the convection movement of silicon atoms is used at the moment of the melting, which is the very thing the present invention teaches.

[0039] As for this, the foregoing discussion is established. And, the gate insulating film and the interface between the gate insulating film and the silicon film are exposed to the instantaneous high temperature for the melting of the silicon film. Therefore, the energy level of electrons caused by incompleteness of the gate insulating film and the interface and the like is reduced to some extent. Especially, the defect caused by a small amount of oxygen atoms that still exist is removed. In addition, the temperature is rapidly lowered down from 1000 °C or higher to 450 °C or lower. Therefore, there is no time for a small amount of oxygen atoms to cause donor level.

[0040] Conventionally, this kind of discussion has been made, but a gate insulating film is destroyed by sufficient rapid heating and rapid cooling by a laser or the like. It is considered that the movement of silicon atoms due to the melting of a silicon film by rapid heating is

drastic, so that the film is damaged. The present invention has been made in view of this, and this kind of problem doesn't occur in the embodiment of the present invention.

[0041] It is preferable that the melting of a silicon film as this is performed by laser irradiation, in terms of reducing the thermal burden on a substrate. In addition, a short wavelength visible light laser or an ultraviolet laser is preferable as such laser to be used, in terms of letting only a silicon film absorb the energy, that is to say, reducing absorption by #1737 made by Corning or the like. In terms of this, an excimer laser and an argon laser are preferable.

[0042] More specifically, in order to inhibit the convection movement of silicon atoms at the moment of the melting of a silicon film, a magnetic field is applied to the melting portion during the melting. A magnetostatic field is preferable, and magnetic flux having components parallel to a silicon film is preferable. In addition, the magnetic field strength is preferably approximately 2500 gauss or more in an experiment.

[0043] It is understood that the convection is inhibited with this because of the diamagnetism of silicon atoms.

[0044] Further, the evenness of a crystalline silicon film (film thickness approximately 50 nm) that has been melted and crystallized is improved when the magnetic field strength is large enough. The unevenness is approximately 3 nm or less, which is a greatly improved value compared to the conventional case.

[0045] Further, according to sensitive secondary ion mass spectrometry (sensitive SIMS), the content of impurity oxygen is as small as 1/10 or less of that of the case where the magnetic field is not applied. It seems that the oxygen probably comes from a substrate. When #1737 glass made by Corning is used for the substrate, impurities that are considered to be diffusion from substrate materials, such as minimal boron and barium in addition to oxygen, are also as small as 1/10 or less of that of the case where the magnetic field is not applied.

[0046] This method is very effective also in the case where a gate insulating film is formed on a silicon film and then melting and crystallization are performed.

[0047] More specific description will be made hereinafter.

[0048] A method of inhibiting the rapid movement of silicon atoms by the convection when the melting and crystallization of a silicon film are performed with a magnetostatic field

applied is described here. In Fig. 2, three kinds of methods (a), (b) and (c) are shown with cross-sectional views. In the figure, reference number 4 is a substrate, 5 is a silicon film that is deposited, 6 is a core, 7 is an electromagnetic coil, 8 is a core, 9 is an electromagnetic coil, 10 is a laser light, 11 is a core, 12 is a pole piece, 13 is an electromagnetic coil, 14 is a laser light, 15 is a core, 16 is an electromagnetic coil, and 17 is a laser light.

[0049] A borosilicate glass #1737 made by Corning is coated with a silicon dioxide film of approximately 500 nm thick by using a sputtering apparatus, so that a substrate 4 is formed. Then, an amorphous silicon film of approximately 50 nm thick is formed thereon by plasma CVD, keeping the substrate temperature at approximately 320 °C. This CVD condition makes the hydrogen content approximately 0.5 % or less. The cores 6, 11 and 15 are made from a block of soft iron or a pipe. Electromagnets are made by wrapping these with the coils 7, 13 and 16. In addition, for concentration and direction control of the magnetic flux, in a part of study, the pole piece 12 made from soft iron was placed as shown in the figure.

[0050] The unevenness on the free face (the surface opposite to a substrate and is in contact with air) of a crystalline silicon film that has been [sic] rapidly on a surface is due to the rapid movement of silicon atoms by the convection when melting, as discussed above. Therefore, by speculation, inhibiting the movement of silicon atoms in molten silicon, in order to obtain a smoother free face, is proposed.

[0051] By doing so, local nonuniformity of the implantation density of ion implantation and of the activation of the implantation species can be improved. In other words, extreme nonuniformity of thickness of a silicon film leads to nonuniform implantation condition. Further, when the implantation species are activated by heat, the implantation species or the like at an interstitial position are easy to segregate at the uneven portion.

[0052] Further, it is public knowledge that the mobility of carriers such as electrons deteriorates by the unevenness of the channel region where they run. Further, when a TFT with a gate insulating film formed in addition to this operates, an electric field concentrates in the projection and the depression of the uneven portion, which leads to deterioration. The present invention improves these problems.

[0053] This also has a side benefit that diffusion of oxygen atoms from a substrate into a crystalline silicon film can be inhibited, considering from the experience in a pulling method

of crystalline silicon film.

[0054] Further, an excellent method for the case of a staggered type, that is, a top gate type is disclosed here. A silicon film is formed on a substrate by chemical vapor deposition (CVD), or plasma assisted chemical vapor deposition (plasma CVD), or sputtering. The silicon film of this time is an amorphous or microcrystalline silicon film, and the surface is very smooth. When the silicon film thickness is approximately 50 nm, the unevenness is 0.5 nm or less measured by a profilometer. Next, a film that corresponds to a gate insulating film whose thickness is approximately 100 nm is formed all over the surface. For example, for the gate insulating film, a silicon dioxide film, a tantalum pentoxide film, an aluminum oxide film, a silicon nitride film or the like is used. As a method for the film formation, CVD, plasma CVD, sputtering or the like is used. A film formed by plasma CVD using tetraethoxysilane is superior.

[0055] After that, the silicon film is instantaneously heated and cooled, that is, melted and crystallized, so that crystalline silicon is obtained. The method of inhibiting the convection movement of silicon atoms is used at the moment of the melting, which is the very thing the present invention teaches.

[0056] As for this, the foregoing discussion is established. And, the gate insulating film and the interface between the gate insulating film and the silicon film are exposed to the instantaneous high temperature for the melting of the silicon film. Therefore, the energy level of electrons caused by incompleteness of the gate insulating film and the interface and the like is reduced to some extent. Especially, the defect caused by a small amount of oxygen atoms that still exist is removed. In addition, the temperature is rapidly lowered down from 1000 °C or higher to 450 °C or lower. Therefore, there is no time for a small amount of oxygen atoms to cause donor level.

[0057] Conventionally, this kind of discussion has been made, but a gate insulating film is destroyed by sufficient rapid heating and rapid cooling by a laser or the like. It is considered that the movement of silicon atoms due to the melting of a silicon film by rapid heating is drastic, so that the film is damaged. The present invention has been made in view of this, and this kind of problem doesn't occur in the embodiment of the present invention.

[0058] It is preferable that the melting of a silicon film as this is performed by laser

irradiation, in terms of reducing the thermal burden on a substrate. In addition, a short wavelength visible light laser or an ultraviolet laser is preferable as such laser to be used, in terms of letting only a silicon film absorb the energy, that is to say, reducing absorption by #1737 made by Corning or the like. In terms of this, an excimer laser and an argon laser are preferable.

[0059] More specifically, in order to inhibit the convection movement of silicon atoms at the moment of the melting of a silicon film, a magnetic field is applied to the melting portion during the melting. A magnetostatic field is preferable, and magnetic flux having components parallel to a silicon film is preferable. In addition, the magnetic field strength is preferably approximately 2500 gauss or more in an experiment.

[0060] It is understood that the convection is inhibited with this because of the diamagnetism of silicon atoms.

[0061] Further, the evenness of a crystalline silicon film (film thickness approximately 50 nm) that has been melted and crystallized is improved when the magnetic field strength is large enough. The unevenness is approximately 3 nm or less, which is a greatly improved value compared to the conventional case.

[0062] Further, according to sensitive secondary ion mass spectrometry (sensitive SIMS), the content of impurity oxygen is as small as 1/10 or less of that of the case where the magnetic field is not applied. It seems that the oxygen probably comes from a substrate. When #1737 glass made by Corning is used for the substrate, impurities that are considered to be diffusion from substrate materials, such as minimal boron and barium in addition to oxygen, are also as small as 1/10 or less of that of the case where the magnetic field is not applied.

[0063] This method is very effective also in the case where a gate insulating film is formed on a silicon film and then melting and crystallization are performed.

[0064] (Embodiment 1) More specific description will be made hereinafter. (a), (b) and (c) in Fig. 2 are cross-sectional views for describing the present invention.

[0065] A borosilicate glass #1737 that is low alkali is obtained from Corning. A silicon dioxide layer of approximately 600 nm thick is formed thereon all over the surface by sputtering using an RF sputtering apparatus SPF-312 made by Nihon Vacuum, so that a substrate 4 is formed. Then, an amorphous silicon film of approximately 60 nm thick is



formed thereon. Usually this is formed by CVD, plasma CVD or the like. However, here, the film is deposited by plasma CVD using PD-2400 made by SAMCO International, with the substrate temperature at approximately 330 °C. In this condition, the amount of hydrogen in the silicon film deposited is very small. In addition, as for the surface evenness of the silicon film deposited, approximately 20 nm or less observed by scanning electron microscope can be easily achieved. Then, island microfabrication is conducted on this silicon film by a known method.

[0066] The electromagnets for generating magnetic flux are formed by wrapping the cores 6, 8, 11 and 15, that is, the blocks of soft iron or hollow tubes, with coils. In order to concentrate magnetic flux, pole pieces 12 and 16 made from soft iron are placed on the cores in some cases.

[0067] When irradiating laser light, about the way a magnetostatic field is applied, that is, the condition of magnetic flux, three methods of applying a magnetic field (a), (b) and (c) are studied.

[0068] As for Fig. 2 (a), the case where the electromagnets placed above and under the substrate are set so that the same polarity faces each other, that is to say, North pole and North pole face each other, or South pole and South pole face each other, and the case where magnetic poles of different polarities, that is, North pole and South pole face each other, are studied. The magnetic flux density around the glass is set, as a result of simulated evaluation with a hole element, locally approximately 4000 gauss or more. The results of a simple simulation are as follows: in the case where magnetic poles of the same polarity face each other, the magnetic lines around the substrate includes components parallel to the substrate and components vertical to the substrate; and in the case where magnetic poles of different polarities face each other, there are mainly components vertical to the substrate around the substrate. As for Fig. 2 (b), it is aimed that magnetic influx parallel to the substrate is concentrated around the substrate. For this, the pole piece 12 made from soft iron is placed. The magnetic flux density is approximately 3500 gauss. Also, Fig. 2 (c) has the same effect as (b). However, (c) has a benefit that the placement of the equipments for laser light irradiation is simpler than that of (b), since electromagnets are placed at the reverse side of the substrate in case (c).

[0069] The point of the present invention is that a magnetostatic field of several thousand gauss or more exists at the melting and solidification crystallization portion when a silicon film is melted and solidified crystallized. Thus, in the case of a small area substrate approximately 40 cm on a side, for example, a magnetic field can be applied partly economically by a conventional electromagnet, or a electromagnet of superconducting coil. Of course, in this case, the magnetic lines are parallel to the silicon film surface for convenience of laser light irradiation. The present invention includes these.

[0070] As a laser, chloride chloride excimer laser EMG-203MSG made by Lambda Physik is mainly used. The wavelength is approximately 300 nm. With this wavelength, a silicon film's absorption is limited to around approximately 50 nm from the surface. Under the condition of 220 mJ/cm<sup>2</sup> per 1 shot of a laser, approximately 40 shots are emitted. The pulse width is approximately 35 nsec. The atmosphere is an argon atmosphere of approximately 10<sup>-3</sup> torr. It is ensured that a silicon film is melted in this time under this condition, by another experiment.

[0071] In the present invention first, a current is applied to the coil so that the magnetic flux density becomes approximately 3500 gauss -4000 gauss, and a magnetostatic field is applied locally to the portion of the silicon film to be irradiated with a laser. Next, this portion is irradiated with an excimer laser light under the above-mentioned condition. Further, during and after the irradiation, the magnetostatic field is maintained for approximately 5 μsec. In the measurement of reflected light of the silicon film, it is found that the silicon is solidified and crystallized in approximately 1-2 μsec after the end of the laser irradiation.

[0072] The conventional process of melting and crystallization by a laser light is only laser light irradiation. That is to say, the point of the present invention is that it is combined.

[0073] The smoothness of the surface of the obtained crystalline silicon film is approximately 3 nm or less observed by atomic force microscope. Especially, in the case of the arrangements shown in Fig. 2 (b) and (c), the smoothness is approximately 1 nm or less. As for Fig. 2 (a), the smoothness is better when the magnetic poles above and under the substrate are the same than when the magnetic poles above and under the substrate are different. These show that preferable results are obtained when the magnetic lines are parallel to the substrate. Further, it seems to be indicated that silicon atoms are restrained by magnetic

lines because of diamagnetism of electron orbit of silicon atoms.

[0074] After that, a gate insulating film is formed by a known method, that is, plasma CVD using tetraethoxysilane (TEOS) and ozone. Further, a staggered type (top gate) TFT is formed by a known method.

[0075] The mobility of carriers in the TFT channel region is improved approximately 40 %, compared to the conventional method. Especially, as for the TFT corresponding to Fig. 2 (b) and (c), the mobility improves approximately 70 %. This is parallelistic to the smoothness of a crystalline silicon film.

[0076] According to analysis on the crystalline silicon film by sensitive secondary ion mass spectrometry (sensitive SIMS), the oxygen concentration in the film is approximately 1/100 of that of the conventional case. Conventionally, usually, oxygen in crystalline silicon functions as donors in many cases, and disturbs the control of doping from the outside. However, the present invention prevents this to some extent.

[0077] (Embodiment 2) (a), (b) and (c) in Fig. 3 are cross-sectional views for describing the present invention. In the figure, reference number 19 is a substrate, 20 is a silicon film that is deposited, 21 is a cap film (to be a gate insulating film), 22 is a core, 23 is an electromagnetic coil, 24 is a core, 25 is an electromagnetic coil, 26 is a laser light, 27 is a core, 28 is a pole piece, 29 is an electromagnetic coil, 30 is a laser light, 31 is a core, 32 is a pole piece, 33 is an electromagnetic coil, and 34 is a laser light.

[0078] In the same way as Embodiment 1, an amorphous silicon film is formed. Then a silicon dioxide film to be a gate insulating film, and in this case, a silicon dioxide film to be a cap film is formed by plasma CVD using tetraethoxysilane (TEOS) ozone. The apparatus that is used is a liquid source CVD apparatus PD-240 made by SAMCO International. The film thickness is set to be approximately 100 nm.

[0079] In the same way as Embodiment 1, a magnetostatic field of approximately 3000 is applied to the irradiation portion at the same time as laser irradiation of the same power. This condition is shown in Fig. 3 (a) to (c) typically.

[0080] Of course, in this case, there is no evidence of the silicon dioxide film above melted by the laser irradiation of this level. (The melting point is unclear, but practically, the temperature of softening is slightly lower than that of silicon. However, since absorption of laser light is

minor, the silicon dioxide film is not heated up to this.) Conventionally, under the condition of such laser light, the internal silicon is melted, and the film above as a gate insulating film is destroyed by the intense movements of silicon atoms at that time. However, in the present invention, no destruction is found. That is, it is considered that the intense movements of silicon atoms are inhibited. The case where the magnetic flux includes the components parallel to the substrate is preferable.

[0081] Further, the gate insulating film and the interface between this and a silicon film are heat-treated at approximately 1400 °C. This has an effect of removing levels such as levels of interface state and the like in a gate insulating film. It is important that the temperature 1400 °C is higher than 1000 °C. That is, in a heat-treatment at 1000 °C or lower, approximately  $10^{18}/\text{cm}^3$  of oxygen atoms are prevented from becoming donors.

[0082] Further, another method to inhibit the convection movements of silicon atoms at the moment of the melting of a silicon film is blowing a high-pressure inert gas to the melting portion during the melting. As the inert gas, using a high-purity argon gas itself, or a high-purity argon gas that includes high-purity hydrogen gas is preferable. The pressure is preferably approximately 2 atom or more. (The background atmosphere is 1 atom or less.)

[0083] Further, in order to inhibit the convection movements of silicon atoms at the moment of the melting of a silicon film, a high-pressure inert gas is blown to the melting portion during the melting. As the inert gas, using a high-purity argon gas itself, or a high-purity argon gas that includes high-purity hydrogen gas is preferable. The pressure is preferably approximately 2 atom or more. (The background atmosphere is 1 atom, or less.)

[0084] (Embodiment 3) Fig. 4 is a cross-sectional view for describing the means to inhibit the movements of silicon atoms by convection when a silicon film is melted and solidified and crystallized. In the figure, reference number 35 is a substrate, 36 is a silicon film, 37 is a high-pressure gas introduction pipe, 38 is a high-pressure gas, 39 is a laser light.

[0085] An amorphous silicon film is formed in the same way as Embodiment 1. The atmosphere of the amorphous silicon film is substituted to be argon of 1 atom. Then, as Embodiment 1, it is irradiated with a laser light, and melted and crystallized. As the laser, an argon laser GLG-3202 made by NEC Corporation is mainly used. A high-pressure argon gas (approximately 4 atom) is kept blown from a pore toward the irradiation portion, from right

before the laser irradiation till several msec after the end of the laser irradiation in terms of time.

[0086] As a result, the surface unevenness of the crystallized silicon film is approximately 5 nm or less.

[0087] Next, a gate insulating film is formed on the crystalline silicon that has been melted and crystallized, and then the crystalline silicon is heated instantaneously at approximately 1000 °C or higher and approximately 1400 °C or lower in order to reduce defects such as carrier traps in the interface between silicon and an insulating film and in the insulating film, that cause impure energy level. This has crucial effects of improving the mobility, and securing repeatability of the mobility, reliability of the mobility, and repeatability of threshold of the TFT characteristics. According to a general evaluation, in this heating, the crystalline silicon is preferably approximately 1000 °C or higher and approximately 1400 °C or lower. When the temperature is raised to 1400 °C or higher, the crystalline silicon is melted again, and great attention is needed for the control of the process. (unevenness or the like, for example)

[0088] Probably, the corroboration of this effect is considered to be as follows. According to the analysis, approximately  $10^{16}$  to  $10^{17}/\text{cm}^3$  of oxygen existing in the crystalline silicon becomes solid-solution at 1000 °C or higher, not becoming donors or the like, and becomes harmless. However, when the heat treatment is performed at the temperature lower than that, oxygen atoms are precipitated as minute defects, or they behave like donors, although the characteristics are improved better than when the heat treatment is not performed at all. This inhibits mobility of carriers, and fluctuates the threshold.

[0089] As for the heating, local heating is advantageous, and thus a laser or high-frequency heating is preferable. As the laser, an excimer laser or an argon laser is preferable in terms of the silicon film's absorption. The high-frequency heating is preferably microwave of approximately little over 100 KHz.

[0090] After a gate insulating film is formed on the crystalline silicon that has been melted and crystallized, the crystalline silicon is heated instantaneously at approximately 1000 °C or higher and approximately 1400 °C or lower in order to reduce defects such as carrier traps in the interface between silicon and an insulating film and in the insulating film, that cause

impure energy level. This has crucial effects of improving the mobility, and securing repeatability of the mobility, reliability of the mobility, and repeatability of threshold of the TFT characteristics. According to a general evaluation, in this heating, the crystalline silicon is preferably approximately 1000 °C or higher and approximately 1400 °C or lower. When the temperature is raised to 1400 °C or higher, the crystalline silicon is melted again, and great attention is needed for the control of the process. (unevenness or the like, for example)

[0091] Probably, the corroboration of this effect is considered to be as follows. According to the analysis, approximately  $10^{16}$  to  $10^{17}/\text{cm}^3$  of oxygen existing in the crystalline silicon becomes solid-solution at 1000 °C or higher, not becoming donors or the like, and becomes harmless. However, when the heat treatment is performed at the temperature lower than that, oxygen atoms are precipitated as minute defects, or they behave like donors, although the characteristics are improved better than when the heat treatment is not performed at all. This inhibits mobility of carriers, and fluctuates the threshold.

[0092] As for the heating, local heating is advantageous, and thus a laser or high-frequency heating is preferable. As the laser, an excimer laser or an argon laser is preferable in terms of the silicon film's absorption. The high-frequency heating is preferably microwave of approximately little over 100 KHz.

[0093] (Embodiment 4) Fig. 5 is a cross-sectional view for describing the present invention, that is: after crystalline silicon and a gate insulating film that is in contact with the crystalline silicon are formed, the crystalline silicon is heated instantaneously at a temperature of approximately 1000 °C or higher and approximately 1400 °C or lower aiming at reducing adverse electron energy level in the interface or in the gate insulating film. In the figure, reference number 40 is a substrate, 41 is a crystalline silicon film, 42 is a cap film for a gate insulating film, and 43 is a laser light.

[0094] First, in the same way as Embodiment 1-3, crystalline silicon whose surface is smooth is obtained. If necessary, a gate insulating film is deposited thereon and processed so that a composition shown in Fig. 5 is obtained. The crystalline silicon is heated at a temperature of approximately 1000 °C or higher and approximately 1400 °C or lower.

[0095] The reason why the heat treatment is limited to approximately 1400 °C or lower is to avoid the inconvenience caused by remelting of the crystalline silicon. Silicon is melted at

about little over 1400 °C. In an experiment, the energy application condition (of the laser and the high-frequency heating) is actually decided assuming that the boundary temperature of melting and non-melting is approximately 1400 °C. The value approximately 1000 °C is estimated from calculation.

[0096] Does a heat treatment at approximately 1000 °C or higher really help stabilization? According to study, in the case of TFT whose electrodes, source and drain regions of n+ or p+ are formed by a known means, the rate of change is controlled approximately two times or more, compared to the heat treatment is at 1000 °C or lower, according to the reliability evaluation by so-called BT (bias temperature stress) method. Although the reason is not very clear, it is assumed that impurity oxygen atoms that exist at least  $10^{18}$  become solid-solution at 1000 °C or higher, and inconvenient energy level of electrons is not formed. According to literature or the like, donor level of oxygen origin is formed when a heat treatment is performed at a temperature around 900 °C.

[0097] The crystalline silicon film formed according to Embodiments 1-3 is smooth. Probably because of this, a crack in the cap film for the gate insulating film is not caused at all by the heat treatment at approximately 1000 °C. As for a crystalline silicon film formed by the conventional method without recourse to Embodiments 1-3, a crack is often observed in the cap film for the gate insulating film after the heat treatment at approximately 1000 °C.

[0098] For the instantaneous heat treatment at the temperature of approximately 1000 °C or higher and approximately 1400 °C or lower, an excimer laser or an argon laser as described above is used.

[0099] Further, the heat treatment at the temperature of between approximately 1000 °C or higher and approximately 1400 °C or lower is performed by intermittent high-frequency heating of approximately 110 KHz. A figure corresponding to this is not shown here. A vertical epitaxy system DC5250 made by Kokusai Electric is used as the apparatus. The results are favorable, as the foregoing.

[0100] Further, as expected, uniform doping of polycrystalline silicon is difficult. In order to improve this, controlling the threshold of a thin film transistor by irradiating the channel region of crystalline silicon with thermal neutrons is proposed. By nuclear transformation, phosphorus atoms to be donors are uniformly doped. As known, thermal neutrons don't

interact with charged particles, and thus have high penetrability. That is to say, thermal neutrons uniformly penetrate crystal regardless of a grain boundary and silicon film thickness, and some of the thermal neutrons are captured by silicon atomic nuclei.

[0101] Specifically, it is used that  $^{30}\text{Si}$ , the isotope of silicon mass number 30, absorbs a thermal neutron and is beta-decayed to a phosphorus atom  $^{31}\text{P}$ . The half-life is 2.62 hours, and  $^{30}\text{Si}$  is contained in regular silicon at 3.09 %, and  $^{31}\text{P}$  is a regular phosphorus atom. It needs to be noted that a silicon atom which is originally exist in crystal lattice is replaced with phosphorus of the lattice position. In other words, it is very different from the usual doping in which many of impurity atoms are in interstitial position first, and then fit in the lattice position by a heat treatment.

[0102] Thermal neutron irradiation is performed by a nuclear reactor, a cyclotron that is also used for medical practice, or by a neutron radiation apparatus. In the present embodiment, a cyclotron for medical practice is used. Approximately five hours are needed as irradiation time, and as a result, the phosphorus concentration is approximately  $3 \times 10^{13}$ . This was evaluated from temperature dependency of resistivity and temperature dependency of mobility in another study beforehand. Through this study, it is understood that uniform doping has been performed.

[0103] Although the substrate is also irradiated with thermal neutron, of course, in the case where #1737 made by Corning is used as the substrate, there is no big problem concerning residual radioactivity.

[0104] Further, after the neutron irradiation, heat treatment is preferably performed to recover the radiation damage in the polycrystalline silicon film and the cap film (in the case where it becomes a gate insulating film). Especially in order to prevent existing oxygen from behaving like a donor, heat treatment at 600 °C or higher is preferably performed in a vacuum or an inert atmosphere.

[0105] (Embodiment 5) Next, Fig. 6 is a cross-sectional view for describing a neutron irradiation doping method concerning the present invention. In the figure, reference number 44 is a substrate, 45 is a crystalline silicon film, 46 is a cap film, 47 is a neutron beam, 48 is a neutron generator, 49 is a window for neutron beam penetration. In the present study, a cyclotron for medical practice is used as the neutron generator 48. In the figure, the neutron



generator 48 is shown typically.

[0106] About five hours are needed as irradiation time, and then a heat treatment at approximately 800 °C is performed by lamp anneal technique for approximately two minutes. The atmosphere is a vacuum. As a result, the phosphorus concentration is approximately  $3 \times 10^{13}$ . This was evaluated from temperature dependency of resistivity and temperature dependency of mobility in another study beforehand. Through this study, from resistivity measurement and the like, it is understood that more uniform doping than conventional case has been performed. In addition, the result of reliability evaluation of TFT is good. (evaluated by BT stress method.)

[0107] A heat treatment at approximately 600 °C or higher is preferably performed to recover the radiation damage in the polycrystalline silicon film and the cap film (in the case where it becomes a gate film), that is envisioned to occur when neutron irradiation. In the case where the temperature is approximately 600-650 °C, the heat treatment needs to be performed for a long time. In the case where the heat treatment is at 600 °C or lower, activation rate deteriorates greatly, and repeatability of this becomes very bad. This is understood from resistance value measurement. This largely relates to variation in TFT characteristics.

[0108] As for residual radioactivity, when measured by a detector, it is far less than the safety standard. In this study, a high purity quartz substrate is used as a substrate, and a silicon dioxide film is used as a cap film. It can be assumed that residual radioactivity has no problem to oxygen atoms.

[0109] Further, the present invention will be specifically described hereinafter. Hereinafter, a description about a top gate TFT will be given. Although there are minute differences between a top gate TFT and a bottom gate TFT, their nature is the same. Thus, a detail description of a top gate TFT only will be given. Further, although there are two kinds of carriers, electrons and holes to be controlled, their nature is the same. Therefore, electrons as carriers, that is, discussion of an n-channel TFT will be made hereinafter.

[0110] One of the reasons for uniformity of initial characteristic of the TFT is considered to be as follows. That is, there are many heating processes in the manufacturing process of TFT. At that time, a very small amount (so small as to be hardly analyzed) of diffusion occurs from a substrate to a semiconductor film that constitutes TFT, that is, a crystalline

silicon film, and causes variation in the condition of energy level of carriers around the interface between a gate insulating film and the crystalline silicon film.

[0111] Further, one of the reasons for the change in reliability of TFT, especially in the threshold, is considered to be that a very small amount (so small as to be hardly analyzed) of diffusion occurs from the substrate to the crystalline silicon film, due to voltage and temperature.

[0112] Since the section of the crystalline silicon layer that constitutes TFT is different as a result in the present invention, the conventional method is reexamined first.

[0113] Fig. 7 shows a conventional method of manufacturing TFT. In Fig. 7, reference number 50 is a substrate, 51 is dehydrogenating-processed amorphous silicon, 52 is a laser light, 53 is a crystalline silicon film obtained by melting and crystallization, 54 is a gate insulating film, 55 is a gate metal electrode film, 56 is a source metal electrode film and a drain metal electrode film, and 57 is a passivation film.

[0114] A conventional process is described simply. First, an amorphous silicon film is formed by a known plasma chemical vapor deposition (plasma CVD). After that, a heat treatment at approximately 350 °C is performed for about an hour in a vacuum atmosphere, and dehydrogenating process is conducted. ((a) in the figure) Next, the dehydrogenating-processed amorphous silicon 51 is melted and solidified by irradiation of an excimer laser of xenon, so that the crystalline silicon film 53 that is recrystallized is obtained. ((b) in the figure) Further, low ion-implantation of phosphorus (channel doping) is conducted to the crystalline silicon portion assumed to be right under the gate metal electrode, and high ion-implantation of phosphorus (n+ doping) is conducted to the crystalline silicon portion assumed to be right under the source or drain metal electrode. Further, a heat treatment for activating the implantation species is performed at approximately 600 °C for about 30 minutes in nitrogen gas stream. Next, the gate insulating film 54 comprising silicon dioxide and the like is obtained. The method is, as known, low pressure chemical vapor deposition (LPCVD) using a mixed gas of silane and oxygen or these two with moisture, or plasma CVD using a mixed gas of tetraethoxysilane and ozone, or the like. The film thickness is 0.1 μm -0.01 μm. ((c) in the figure) Next, the gate metal electrode film 55 comprising aluminum and the like is formed by known electron beam evaporation,

photolithography and chemical etching. ((d) in the figure) The portions in the gate insulating film 54, that correspond to the source electrode portion and the drain electrode portion, are etched by known chemical etching so that they make openings. Then the source metal electrode film and the drain metal electrode film 7 are formed in these opening portions by known electron beam evaporation, photolithography and chemical etching. ((e) in the figure) Next, a silicon nitride film as the passivation film ((f) in the figure) is formed over all by plasma CVD.

[0115] A heat-resisting borosilicate glass or a fused quartz is used for the substrate. A fused quartz is very expensive. Practically, it is impossible to use it for production of substrates of eight inches diameter or more. Therefore, depending on the circumstances, a heat-resisting borosilicate glass such as #1737 glass made by Corning is used most often. However, originating in the general manufacturing process, the heat-resisting borosilicate glass includes about 0.1 % of alkali elements. The alkali elements or other impurities in the heat-resisting borosilicate glass are considered to diffuse to a crystalline silicon film, when manufacturing TFT. This phenomenon is considered to be accelerated by heating. This is considered to be the cause for variation in the threshold in the initial stage of TFT manufacturing. In fact, the variation is conventionally approximately 0.5 V or more. The goal is 0.1 V or less.

[0116] Further, it is considered that acceleration evaluation of reliability, that is, large fluctuation of threshold under BTS method also comes from this.

[0117] (Embodiment 6) Fig. 8 is a cross-sectional view for describing the method concerning the present invention. In the figure, reference number 58 is a substrate, 59 is an amorphous silicon film, 60 is an accelerated oxygen ionic current, 61 is an amorphous silicon film with extremely low oxygen atom density, 62 is an amorphous silicon film with high oxygen atom density, 63 is a laser light, 64 is a crystalline silicon film that is melted and crystallized, 65 is a film to be fixed with silicon oxide by electron beam diffraction evaluation, 66 is a gate insulating film, 67 is a gate metal electrode film, 68 are a source metal electrode film and a drain metal electrode film, and 69 is a passivation film.

[0118] The present invention will be described using Fig. 8.

[0119] First, a 1.1-mm-thick heat-resisting borosilicate glass #1737 is obtained from Corning Japan. An amorphous silicon film of approximately 250 nm thick is formed thereon by

plasma CVD using a plasma CVD apparatus PD-2400 made by SAMCO International, Inc. Next, island patterning is conducted by known photolithography and wet etching using mixed solution of fluorinated acid, nitric acid and acetic acid. Then, a heat treatment at approximately 400 °C is performed in a vacuum for about an hour, so that hydrogen is detached from the amorphous silicon film. ((a) in the figure)

[0120] Next, oxygen ions are implanted using NV-GSD-A-160 made by Sumitomo Eaton Nova, with approximately 120 KeV worth of energy, and with dose amount of approximately  $1.5 \times 10^{18}/\text{cm}^2$ , for about 20 minutes. The substrate temperature is set to be approximately 400 °C. According to another experiment, the peak of oxygen ion density in the silicon is at a depth of approximately 150 nm, and the oxygen density at this peak is approximately  $4 \times 10^{22}/\text{cm}^3$ . ((b) in the figure) After that, a heat treatment at approximately 600 °C is performed for about five hours.

[0121] Next, laser irradiation is performed. As a laser, chloride chloride excimer laser EMG-203MSG made by Lambda Physik is mainly used. The wavelength is approximately 300 nm. With this wavelength, a silicon film's absorption is limited to around approximately 50 nm from the surface. Under the condition of 220 mJ/cm<sup>2</sup> per 1 shot of a laser, approximately 40 shots are emitted. The pulse width is approximately 35 nsec. The atmosphere is an argon atmosphere of approximately  $10^{-3}$  torr. It is ensured that an amorphous silicon film with extremely small oxygen atom density is instantaneously melted and solidified in this time under this condition, by another experiment. ((c) in the figure) According to the scanning electron microscope observation of the section of the silicon film treated with a laser, the evenness of the surface of the crystalline silicon film obtained by melting and solidification is improved almost 10 times, compared to the conventional case. This is one of the benefits of the present invention. Further, the existence of the crystalline silicon film and the silicon dioxide phase under that is confirmed by electron beam diffraction.

[0122] Next, in the same way as the conventional case, low ion-implantation of phosphorus (channel doping) is conducted to the crystalline silicon portion assumed to be right under the gate metal electrode, and high ion-implantation of phosphorus (n+ doping) is conducted to the crystalline silicon portion assumed to be right under the source or drain metal electrode.

Further, a heat treatment for activating the implantation species is performed at approximately 600 °C for about 30 minutes in nitrogen gas stream. Further, a gate insulating film of approximately 80 nm thick is formed by LPCVD furnace (made by Tokyo Electron, mode IW-6) using silane-oxygen-based gas, and then microfabrication is conducted by known method so that the gate insulating film remains only around the island of the crystalline silicon film. ((d) in the figure)

[0123] Next, a gate metal electrode film is formed. First, aluminum is deposited to approximately 800 nm, using EB deposition apparatus (made by NIVAC, EVC500A). Then, known photolithography and microfabrication using phosphoric acid - nitric acid - acetic acid-based mixed solution are conducted so that the gate metal electrode film is obtained. ((e) in the figure)

[0124] Next, holes are made in the source electrode portion and the drain electrode portion of the gate insulating film, using known photolithography and fluorinated acid-based buffer solution. Then, as the foregoing, an aluminum film is formed to be approximately 1.2  $\mu\text{m}$  thick by electron beam deposition method. Further, as the foregoing, the source metal electrode film and the drain metal electrode film are formed by microfabrication. ((f) in the figure)

[0125] Further, next, a silicon nitride film as a passivation film is formed all over, by plasma CVD. ((g) in the figure)

[0126] As for the laser to be used, the equivalent results are obtained when an argon laser is used instead of an excimer laser. An argon laser GLG-3202 made by NEC is mainly used as the laser.

[0127] Variation in the threshold of TFT manufactured is almost 0.1 V or less, which supports the inventor's assumption. In addition, the threshold range is 0.1 V or less, according to the evaluation by BST method as described above.

[0128]

[Effect of the Invention] When implementing the present invention, a crystalline silicon film that constitutes TFT, this and a gate insulating film, or properties of an interface are drastically improved. Accordingly, uniform characteristics and improvement of reliability can be achieved. Therefore, TFT has a great value which can be applied to a liquid crystal

display device, input-output device or the like.

[Brief Description of the Drawings]

[Fig. 1] A cross-sectional view to describe a crystallization method corresponding to a conventional method.

[Fig. 2] A cross-sectional view to describe a crystallization method concerning the present invention.

[Fig. 3] A cross-sectional view to describe a crystallization method concerning the present invention.

[Fig. 4] A cross-sectional view to describe a crystallization method concerning the present invention.

[Fig. 5] A cross-sectional view concerning a heat treatment method concerning the present invention.

[Fig. 6] A cross-sectional view concerning a doping method concerning the present invention.

[Fig. 7] A cross-sectional view to describe a crystallization method corresponding to a conventional method.

[Fig. 8] A cross-sectional view to describe a crystallization method concerning the present invention.

[Description of the Reference Symbols]

1: substrate

2: silicon film that is deposited

3: crystalline silicon film that is melted and recrystallized

4: substrate

5: silicon film that is deposited

6: core

7: electromagnetic coil

8: core

9: electromagnetic coil

10: laser light

11: core

12: pole piece

- 13: electromagnetic coil
- 14: laser light
- 15: core
- 16: pole piece
- 17: electromagnetic coil
- 18: laser light
- 19: substrate
- 20: silicon film that is deposited
- 21: cap film (to be a gate insulating film)
- 22: core
- 23: electromagnetic coil
- 24: core
- 25: electromagnetic coil
- 26: laser light
- 27: core
- 28: pole piece
- 29: electromagnetic coil
- 30: laser light
- 31: core
- 32: pole piece
- 33: electromagnetic coil
- 34: laser light
- 35: substrate
- 36: silicon film
- 37: high-pressure gas introduction pipe
- 38: high pressure gas
- 39: laser light
- 40: substrate
- 41: crystalline silicon film
- 42: cap film for gate insulating film

- 43: laser light
- 44: substrate
- 45: crystalline silicon film
- 46: cap film
- 47: neutron beam
- 48: neutron generator
- 49: window for neutron beam penetration
- 50: substrate
- 51: dehydrogenating-processed amorphous silicon
- 52: laser light
- 53: crystalline silicon film obtained by melting and crystallization
- 54: gate insulating film
- 55: gate metal electrode film
- 56: source metal electrode film and drain metal electrode film
- 57: passivation film
- 58: substrate
- 59: amorphous silicon film
- 60: accelerated oxygen ionic current
- 61: amorphous silicon film with extremely low oxygen atom density
- 62: amorphous silicon film with high oxygen atom density
- 63: laser light
- 64: crystalline silicon film that is melted and crystallized
- 65: film to be fixed with silicon oxide by electron beam diffraction evaluation
- 66: gate insulating film
- 67: gate metal electrode film
- 68: source metal electrode film and drain metal electrode film
- 69: passivation film



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-294793

(P 2 0 0 0 - 2 9 4 7 9 3 A)

(43) 公開日 平成12年10月20日 (2000. 10. 20)

(51) Int. Cl. <sup>7</sup>	識別記号	F I	タームコード (参考)
H01L 29/786		H01L 29/78	627 G 5F052
21/336		21/20	5F110
21/20			

審査請求 未請求 請求項の数19 O L (全14頁)

(21) 出願番号 特願平11-99905

(22) 出願日 平成11年4月7日 (1999. 4. 7)

(71) 出願人 598144801

山添 博司

大阪府交野市寺2丁目7番13号

(72) 発明者 山添 博司

大阪府交野市寺2丁目7番13号

Fターム(参考) 5F052 AA02 BB01 BB07 DA02 DB03

DB07 FA00 JA01 JA10

5F110 AA08 AA18 CC02 DD02 EE03

EE43 FF01 FF02 FF03 FF28

FF29 FF30 FF32 GG02 GG13

GG14 GG24 GG25 GG32 GG33

GG43 GG44 GG45 GG52 HJ01

HJ13 HL03 HL22 NN02 NN24

NN35 PP03 PP04 PP35

(54) 【発明の名称】 薄膜トランジスターの製法


(57) 【要約】

【発明の名称】 薄膜トランジスターの製法。

【課題】 結晶質シリコン膜表面の凹凸が大であり、これがTFT特性の不均一性に至る。また、ドーピング濃度の不均一性も課題である。

【解決手段】 構成 (+効果)

溶融-結晶化の際、静磁場を印加する。また、ドーピングを中性子照射による核変換により行う。また、多結晶シリコン膜の下部に酸化珪素相を存在せしめる。



## 【特許請求の範囲】

【請求項1】 基板上、平坦な表面を有するシリコン膜を形成し、つぎにシリコン原子の対流移動を抑制しつつ、熔融-結晶化させて結晶質シリコン膜を得ることを特徴とする薄膜トランジスターの製法。

【請求項2】 基板上、平坦な表面を有するシリコン膜を形成し、つぎにゲート絶縁膜を形成し、さらにシリコン原子の対流移動を抑制しつつ、熔融-結晶化させて結晶質シリコン膜を得ることを特徴とする薄膜トランジスターの製法。

【請求項3】 シリコン膜の熔融を、レーザー照射によりなされることを特徴とする請求項1、2に記載の薄膜トランジスターの製法。

【請求項4】 レーザーが、エキシマーレーザーであることを特徴とする請求項3に記載の薄膜トランジスターの製法。

【請求項5】 レーザーが、アルゴンレーザーであることを特徴とする請求項3に記載の薄膜トランジスターの製法。

【請求項6】 磁場を印加して、熔融-結晶化時、シリコン原子の対流移動を抑制することを特徴とする請求項1、2に記載の薄膜トランジスターの製法。

【請求項7】 高圧力不活性ガスを吹き付けて、熔融-結晶化時、シリコン原子の対流移動を抑制することを特徴とする請求項1、2に記載の薄膜トランジスターの製法。

【請求項8】 結晶質シリコンおよびこれに接してゲート絶縁膜形成後、瞬間的に、結晶質シリコンを約1000℃以上、約1400℃以下に加熱することを特徴とする薄膜トランジスターの製法。

【請求項9】 結晶質シリコンの加熱を、レーザー照射によりなされることを特徴とする請求項8に記載の薄膜トランジスターの製法。

【請求項10】 レーザーが、エキシマーレーザーであることを特徴とする請求項9に記載の薄膜トランジスターの製法。

【請求項11】 レーザーが、アルゴンレーザーであることを特徴とする請求項9に記載の薄膜トランジスターの製法。

【請求項12】 結晶質シリコンの加熱を、高周波加熱によりなされることを特徴とする請求項8に記載の薄膜トランジスターの製法。

【請求項13】 結晶質シリコンのチャネル部に、中性子を照射、薄膜トランジスターの閾値制御を行うことを特徴とする薄膜トランジスターの製法。

【請求項14】 中性子照射後、600℃以上で、真空または不活性雰囲気中で、熱処理することを特徴とする請求項13に記載の薄膜トランジスターの製法。

【請求項15】 基板上、平坦な表面を有するシリコン膜を形成し、つぎにこのシリコン膜の表層から約100

nm以上の深さに酸素イオンをイオン注入し、つぎにこのシリコン膜を熔融-結晶化させて結晶質シリコン膜を得る過程を含むことを特徴とする薄膜トランジスターの製法。

【請求項16】 基板上、平坦な表面を有するシリコン膜を形成し、つぎにこの基板を500℃から600℃の間の一定温度に保ちつつ、酸素イオンをこのシリコン膜の表層から約100nm以上の深さにイオン注入し、つぎにこの基板を約600℃以上の温度で、約10時間以上熱処理し、つぎにレーザー光を照射してシリコン膜を熔融-結晶化させて結晶質シリコン膜を得る過程を含むことを特徴とする薄膜トランジスターの製法。

【請求項17】 基板が珪酸系ガラスであることを特徴とする請求項15、16に記載の薄膜トランジスターの製法。

【請求項18】 レーザーが、エキシマーレーザーであることを特徴とする請求項16に記載の薄膜トランジスターの製法。

【請求項19】 レーザーが、アルゴンレーザーであることを特徴とする請求項16に記載の薄膜トランジスターの製法。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】 本発明は、電界効果型トランジスター（FET）機能を有する薄膜トランジスター（TFET）の基礎技術に関する。さらには、本発明は、約650℃以下の最高プロセス温度で形成される多結晶シリコンTFETに関する。約650℃という温度は、市販の珪酸ガラスが耐え得る最高温度である。特に、多結晶シリコンの表面平坦性の向上、ゲート絶縁層内部、およびゲート絶縁層-多結晶シリコン界面の安定化処理、さらにチャネル部の均一ドーピング法、とチャネル部のキャリアのフェルミレベルの再現性の確保に関するものであり、閾値の再現性に関する。

## 【0002】

【従来の技術】 従来の技術については、「Digest of Technical Papers; AM-LCD 98」に詳しい。また、TFETの周知の製法についても、述べられている。

【0003】 TFETの重要要素たる多結晶シリコンは、基板上、例えば非晶質シリコンを形成後、結晶化がなされることによる。結晶化した多結晶シリコンの表面平坦化のためには、1996年頃、レーザー照射の際、非晶質シリコン上、2酸化シリコン等によるキャップを形成し、熔融・結晶化される。それ以後、大きな技術進歩は無い。

【0004】 なお、この場合も、すなわち、レーザー照射により瞬時の急速熔融および瞬時の固化、結晶化を多結晶シリコンで得ることを包含するTFETプロセスにおいても、定常プロセスの最高温度は約650℃に抑える

ことが出来る。実際には、瞬時、熔融シリコンが基板に接触している故に、すなわち瞬時には、約 1 4 0 0 °C 以上の温度が基板にかかる。

【0 0 0 5】基板は通常、耐熱性珪酸ガラスが使われ、瞬時の例えば、1 4 0 0 °C の熱には耐える。定常的に耐える温度としては、ガラス基板を、一般的な、コーニング社製、# 1 7 3 7 にした場合、約 6 5 0 °C が限界である。この意味で、定常プロセスの最高温度は約 6 5 0 °C に限るのは、意味が大きい。ゲート絶縁層内部、およびゲート絶縁層-多結晶シリコン界面の安定化処理は特になされていない。逆スタagger型の場合、非晶質シリコンのレーザー照射により瞬時の急速熔融の際、プロセスの副プロセスとして、多かれ少なかれ、熱処理によりなされていると思われる。

【0 0 0 6】また、イオン注入により、ドーピングがなされる。相補的 MOS の形成のためには、閾値が、約 1 . 5 V 内外で、正確に揃える必要がある。(すべて、インハンスメントモードで T F T は動く。)

【0 0 0 7】このようなプロセスを経て形成された薄膜トランジスタにおいては、常に、初期特性での T F T の電気的特性の均一性と、その特性の信頼性が問題となる。前記電気的特性の均一性は、おもに、ドレイン電流-ゲート電圧特性でのドレイン電流の立ち上がりに対応するゲート電圧、すなわち、ゲート閾値に注目して評価される。信頼性は、この閾値の経時変化に注目して評価される。

【0 0 0 8】

【発明が解決しようとする課題】まず、T F T を構成するは平坦である必要がある。多結晶シリコンの表面の凹凸の程度は、電子や正孔等、キャリアの移動度に大きく影響すること、またこの多結晶シリコンへのイオン注入の際、チャネル効果等により、不均一に注入される等の致命的欠陥を有する。イオン注入による均一ドーピングが、多結晶シリコン膜の凹凸のため等により、達成し難く、従って、F E T の閾値のバラツキ大となる傾向にある。

【0 0 0 9】この様子を〔図 1〕に、構成断面図で示す。同図において、1 は基板、2 は最初に沈積されたシリコン膜、3 はたとえば、塩化キセノンのエキシマレーザーで走査され、熔融・再結晶化された結晶質シリコン膜である。

【0 0 1 0】同図において、通常の技術において、例えば化学蒸着法 (C V D 法) 等による沈積されたシリコン膜の表面の粗度は、厚みを約 0 . 0 5  $\mu\text{m}$  とした場合、0 . 0 0 1  $\mu\text{m}$  程度である。熔融・再結晶化された結晶質シリコン膜の凹凸は、谷と山で、約 0 . 0 5  $\mu\text{m}$  に及ぶ。すなわち、膜厚程度の凹凸が生じる。この因って来るところは、瞬時の熔融の際の、シリコン原子の激しい対流運動であると理解される。すなわち、シリコン原子の対流運動による移動が大きく、凹凸に結びつく。これ

は、シリコン単結晶インゴットのチョクラルスキー法による結晶成長の場合の、観察からの帰結である。

【0 0 1 1】また、以下の観察も上の議論の裏付けとなる。すなわち、沈積されたシリコン膜を、シリコンの融点以下、約 8 0 0 °C 以上に、数時間〜約 1 0 0 時間、熱処理することにより、徐々に結晶化させた場合、得られた結晶質シリコン膜の表面の平坦さは保存される。これは、高価な、石英板を基板とする必要がある。

【0 0 1 2】この熔融・再結晶化された結晶質シリコン膜の表面平坦性の向上のため、1 9 9 5 年頃、検討された方法は、レーザー照射による熔融・再結晶化の際、シリコン膜を 2 酸化シリコン膜や、窒化シリコン膜等のキャップ膜で、カバーして行うことである。結果は、レーザー光の照射パワーを下げないと、前記キャップ膜が割れるという致命的困難が起こる。また、レーザーパワーを下げると、十分熔融・再結晶化が起こらないという問題が派生する。前記キャップ膜の割れは、熔融状態のシリコン原子の激しい対流に起因すると考えらる。

【0 0 1 3】特に、スタagger型 T F T (トップゲート T F T) の場合、MOS 特性のキャリアが走行するチャネル部が凹凸に富む故に、大いなる問題となる。もちろん、逆スタagger型 T F T (アンダーゲート T F T) においても、イオン注入の不均一性等、問題が多い。

【0 0 1 4】この問題については、従来法では明瞭な切り口が存在しないと考えられている。

【0 0 1 5】また、集積回路 (I C) 技術においては、単結晶シリコンを水蒸気を含む雰囲気中で、約 1 1 0 0 °C 以上に加温、熱酸化することにより、ゲート絶縁層は得られる。この温度処理により、電気的レベルの少ない、緻密なゲート絶縁層と、レベルの少ない、安定な、ゲート絶縁層-多結晶シリコン界面を得られていると思われる。

【0 0 1 6】ところが、本発明がかかる形成温度が比較的低温である多結晶シリコンを使った T F T の場合、ゲート絶縁層内部、およびゲート絶縁層-多結晶シリコン界面の安定化処理は特になされていない。特に、スタagger型 T F T の場合、そうである。逆スタagger型の場合、非晶質シリコンのレーザー照射により瞬時の急速熔融の際、プロセスの副プロセスとして、多かれ少なかれ、熱処理によりなされていると思われる。しかし、この逆スタaggerの場合、最適化はなされていないのが現状である。これは、T F T の信頼性に影響を及ぼす。

【0 0 1 7】また、T F T の閾値の制御等、T F T のチャネル部に制御されたイオン注入がなされる。半導体部が多結晶シリコンであり、結晶粒界の存在により、チャネル効果等で、均一な注入がなかなか難しい。また、注入種の活性化度合いも、結晶粒界に影響され、局所的な濃淡をもったドーピングとなる。また、本発明に関係する T F T 技術の場合、活性化のための熱処理温度を十分上げることが出来ない。従って、活性化率は、5 0 % 程

度でばらつく。これは、活性化されていない不純物原子の存在を意味し、これはキャリアの散乱を起こし、それだけキャリアの移動度が劣化する。TFTのノーマリ状態において、電力消費を抑制した相補的MOSの形成のためには、閾値が、約1.5V内外で、正確に揃える必要がある。とくに、これで信号処理回路の構築を意図する場合、とくにそうである。

【0018】溶融・再結晶化の過程は瞬時である。例えば、エキシマーレーザーによる場合、パルス幅は、10n秒から50n秒程度である。すなわち、熱平衡過程からはほど遠いプロセスである。従って、細部を亘って、このプロセスの制御の再現性は確保しにくいものである。例えば、パルス幅内の照射パワーの時間的変化の制御、また照射パワーのピーク値の制御等、再現性に問題があるのは公知である。従って、溶融・再結晶化された結晶質シリコン膜のキャリアのバンド構造の再現性には限度がある。例えば、結晶欠陥等、常に同一の状況に再現することは困難である。従って、キャリアのフェルミレベル等の再現性が難しく、このものをチャネルとした場合、閾値にバラツキが生じる。

【0019】従来、TFTの初期特性の均一性は、不十分であった。このTFT群で、回路を構成しようとする場合、前記閾値のばらつきは、まずは±0.1V以下が必要であるが、現状、±0.5V以上である。また、信頼性は、たとえばBTS法(Bias Temperature Stress法)により、閾値電圧の移動で評価される。具体的条件は、たとえば、ゲートとソース、ゲートとドレイン間に、約10V、100℃、30分印加するものである。このあとの閾値の移動量で信頼性を評価する。この信頼性も不十分である。必要特性は閾値変動にして、0.1V以下が必要であるが、現状では、0.5V程度以上ある。

【0020】要請される前記閾値ばらつきの上限、±0.1Vは、たとえば、CMOS(相補的MOS)の形成に由来する。

【0021】特に、スタagger型(=トップゲート)構造TFTの場合、基板からの多結晶シリコン層への不純物の拡散の進行が、前記信頼性の悪化の一因であることが、高感度SIMS(2次イオン質量分析器)等の結果から推測される(応用物理学会データー)。

【0022】

【課題を解決するための手段】前記課題を解決するために、本発明は、基板上、平坦な表面を有するシリコン膜を形成し、つぎにシリコン原子の対流移動を抑制しつつ、溶融-結晶化させて結晶質シリコン膜を得るような薄膜トランジスタの製法を提供する。

【0023】さらに本発明は、基板上、平坦な表面を有するシリコン膜を形成し、つぎにゲート絶縁膜を形成し、さらにシリコン原子の対流移動を抑制しつつ、溶融-結晶化させて結晶質シリコン膜を得るような薄膜ト

ンジスタの製法を提示する。

【0024】また、前記シリコン膜の溶融を、レーザー照射によりなされるのが望ましい。また、シリコン膜のエネルギーの吸収の関係から見ると、レーザーが、エキシマーレーザーであるのが望ましい。とくに、約300nm近傍の発振波長のものが望ましい。また、溶融・固化されたシリコン膜の凹凸を緩和するためには、連続発振の大出力レーザーが望ましく、この点で、アルゴンレーザーを使用するのが望ましい。

【0025】本発明は、溶融-結晶化時のシリコン原子の対流移動を抑制するためには、シリコン原子の反磁性を利用して、磁場を印加するような薄膜トランジスタの製法を提案する。シリコン膜の溶融部において磁束密度は、約2000ガウス以上が望ましい。

【0026】本発明は、対流を抑制するもう一つ的手段として、溶融-結晶化時、高圧力不活性ガスを吹き付けることを提案する。

【0027】さらに本発明はゲート絶縁膜およびこれと結晶質シリコンの界面の安定化のために、ゲート絶縁膜形成後、瞬間的に、結晶質シリコンを約1000℃以上、約1400℃以下に加熱するような薄膜トランジスタの製法を明かにする。この際、結晶質シリコンの加熱をレーザー照射によりなされるのが、簡便である。好ましいレーザーとしては、前述の議論の同様に、エキシマーレーザーないしアルゴンレーザーが挙げられる。もう一つの望ましい方法は、結晶質シリコンを高周波加熱することである。

【0028】また本発明は、結晶質シリコンのチャネル部に、TFTの閾値制御のために、n型不純物を均一に、しかも、ほとんど100%の活性率でもって、かつ、活性化のための熱処理無しに導入するのに、中性子線を照射するような薄膜トランジスタの製法を提供する。中性子は熱中性子が望ましい。さらに、この後、シリコン膜の放射線損傷の回復と、酸素不純物欠陥(通常、酸素原子は約、 $10^{18}$ 原子/cm<sup>2</sup>以上、含まれている)の悪影響を防止するために、中性子照射後、600℃以上で、真空または不活性雰囲気中で結晶質シリコンを熱処理するのが、ほとんど必須である。

【0029】さらに、前記課題を解決するために、基板上、平坦な表面を有するシリコン膜を形成し、つぎにこのシリコン膜の表層から約100nm以上の深さに酸素イオンをイオン注入し、つぎにこのシリコン膜を溶融-結晶化させて結晶質シリコン膜を得る過程を含むような薄膜トランジスタの製法を明かにする。

【0030】より、具体的には、基板上、平坦な表面を有するシリコン膜を形成し、つぎにこの基板を500℃から600℃の間の一定温度に保ちつつ、酸素イオンをこのシリコン膜の表層から約100nm以上の深さにイオン注入し、つぎにこの基板を約600℃以上の温度で、約10時間以上熱処理し、つぎにレーザー光を照

射してシリコン膜を熔融-結晶化させて結晶質シリコン膜を得る過程を含むような手法を提示する。

【0031】この際、基板としては、コストから見て、珪酸系ガラスが望ましい。また、レーザーとしては、エキシマーレーザーまたは、アルゴンレーザーが望ましい。

【0032】

【発明の実施の形態】本発明について、以下より具体的に説明する。

【0033】基板上、急激な熔融-結晶化された結晶質シリコン膜の自由面（基板側と逆側の空気に接した面）の凹凸は、前述の議論と通り、熔融した際のシリコン原子の対流による急激な移動に起因する。従って、考察により、より平滑な自由面を得るために、熔融シリコン内のシリコン原子の移動を抑制することを提案するものである。

【0034】かくすることにより、イオン注入の際の注入密度や、注入種の活性化の局所的な不均一性を改善することが出来る。すなわち、シリコン膜厚の極端な不均一性により、注入の状況が不均一になる。また、注入種の熱による活性化の際、インタースチシャルな位置にある注入種等は、凹凸部に偏析しやすい。

【0035】またエレクトロン等、キャリアの移動度は、これが走るチャネル部の凹凸性により劣化することは公知である。また、これにゲート絶縁膜が形成されたTFTの動作時においては、電界が凸部尖り部や凹部の凹みに集中し、劣化の原因となる。本発明はこれらを改善するものである。

【0036】これは、また、シリコン単結晶の引き上げ法の経験から考えて、基板からの酸素原子の結晶質シリコン膜への拡散を抑制できるという副次的利点がある。

【0037】また、スタagger型、すなわち、トップゲート型の場合について、優れた手法を明らかにする。基板上、シリコン膜を化学蒸着法（CVD法）、またはプラズマアシスチッド化学蒸着法（プラズマCVD法）、またはスパッター法により形成する。このときの、シリコン膜は、非晶質または微結晶質シリコン膜であり、表面は非常に平滑である。シリコン膜の厚みを約50nmの場合、凹凸は段差計で図ると、0.5nm以下である。つぎに、約100nmの厚みのゲート絶縁膜に対応する膜を全面、形成する。例えば、このゲート絶縁膜は、2酸化シリコン膜や、5酸化タンタル膜、酸化アルミニウム膜、窒化シリコン膜等が使われる。形成手法は、CVD法、プラズマCVD法、スパッター法等が使われる。テトラエトキシシランのプラズマCVD法による膜が優れていた。

【0038】このあと、シリコン膜を瞬時、加熱-冷却させ、すなわち熔融-結晶化させて、結晶質シリコンを得る。この熔融の瞬間において、シリコン原子の対流移

動を抑制する手法を講じて行うのが、本発明の主張するところである。

【0039】これについては、前述の議論が成立する。かつ、シリコン膜の熔融の際の瞬時の高温にゲート絶縁膜や、ゲート絶縁膜-シリコン膜界面が晒される。したがって、ゲート絶縁膜や界面等の不完全性に起因する電子のエネルギー準位が、あるていど、削減される。特に、まだ存在する微量の酸素原子に起因する欠陥を消滅させる。しかも、1000℃以上の温度から450℃以下に急冷される。従って、極微量の酸素原子によるドナーレベルの発生の暇を与えない。

【0040】従来、この種の検討が行われたが、例えば、レーザー等による十分な急加熱、急冷により、ゲート絶縁膜が破壊された。これは、急加熱によるシリコン膜の熔融により、シリコン原子の移動が激しく、膜を損傷するものと考えた。本発明はこれに鑑み、なされたもので、本発明の実施においては、この種不都合を生じしなかった。

【0041】このようなシリコン膜の熔融は、レーザー照射によりなされるのが、基板に熱的負荷を軽減する意味で、望ましいものであった。また、このようなレーザーとしては、シリコン膜にのみ、エネルギー吸収を行わせる意味で、すなわち、コーニング社製、#1737等の吸収を軽度にする意味で、短波長可視光レーザーないし紫外線レーザーが望ましい。この点で、エキシマーレーザーやアルゴンレーザーが望ましい。

【0042】より具体的には、シリコン膜の熔融の瞬間において、シリコン原子の対流移動を抑制するには、この熔融部に、熔融の間、磁場を印加することである。望ましくは静磁場であり、磁束としては、シリコン膜に平行成分のあるのが望ましい。また磁場強度は、実験上では約2500ガウス以上が望ましい。

【0043】これで、対流が抑制されるのは、シリコン原子の反磁性性によると理解している。

【0044】また、熔融-結晶化された結晶質シリコン膜（膜厚約50nm）の平坦度は、磁場強度を十分大きくした場合、凹凸にして約3nm以下のすることが出来た。これは、従来に比べ、大幅に改善されている。

【0045】また、高感度2次イオン質量分析（高感度SIMS）によれば、不純物酸素の含有量は、この磁場印加をなさない場合に比較して、一桁以上少なくなっていた。この酸素は、多分、基板から来ていると思われる。基板をコーニング社製、#1737ガラスを使用した場合、酸素以外に、極微の珪素や、バリウム等、基板材料からの拡散と思われる不純物も、一桁以上、少なくなっていた。

【0046】この手法は、シリコン膜上、ゲート絶縁膜を形成し、そのあと、熔融-結晶化する場合にも、顕著な効果を発揮する。

【0047】より、具体的に説明する。

【0048】シリコン膜の熔融-結晶化の際、静磁場を印加、熔融した際のシリコン原子の対流による急激な移動を抑制する手法について説明する。[図2]に、3種の方式(a)、(b)、(c)を、構成断面図で示す。同図において、4は基板、5は沈積されたシリコン膜、6は磁心、7は電磁石用コイル、8は磁心、9は電磁石用コイル、10はレーザー光、11は磁心、12はポールピース、13は電磁石用コイル、14はレーザー光、15は磁心、16は電磁石用コイル、17はレーザー光である。

【0049】コーニング社製、珪酸ガラス、#1737上、スパッター装置で、約500nmの厚みの2酸化シリコン膜で被覆し、基板4とした。これに、約50nmの非晶質シリコン膜を、基板温度約320℃とし、プラズマCVD法で形成した。このCVD条件は、含有水素量を約0.5%以下にするものである。磁心6、11、15をの軟鉄のブロックから、またはパイプから形成した。これらにコイル7、13、16を巻き、電磁石とした。また、磁束の集中と方向制御のため、一部の検討では、軟鉄からなるポールピース12を同図のように設けた。

【0050】基板上、急激な された結晶質シリコン膜の自由面(基板側と逆側の空気に接した面)の凹凸は、前述の議論とうり、熔融した際のシリコン原子の対流による急激な移動に起因する。従って、考察により、より平滑な自由面を得るために、熔融シリコン内のシリコン原子の移動を抑制することを提案するものである。

【0051】かくすることにより、イオン注入の際の注入密度や、注入種の活性化の局所的な不均一性を改善することが出来る。すなわち、シリコン膜厚の極端な不均一性により、注入の状況が不均一になる。また、注入種の熱による活性化の際、インタースチシャルな位置にある注入種等は、凹凸部に偏析しやすい。

【0052】またエレクトロン等、キャリアの移動度は、これが走るチャネル部の凹凸性により劣化することは公知である。また、これにゲート絶縁膜が形成されたTFTの動作時においては、電界が凸部尖り部や凹部の凹みに集中し、劣化の原因となる。本発明はこれらを改善するものである。

【0053】これは、また、シリコン単結晶の引き上げ法の経験から考えて、基板からの酸素原子の結晶質シリコン膜への拡散を抑制できるという副次的利点がある。

【0054】また、スタagger型、すなわち、トップゲート型の場合について、優れた手法を明らかにする。基板上、シリコン膜を化学蒸着法(CVD法)、またはプラズマアシスティッド化学蒸着法(プラズマCVD法)、またはスパッター法により形成する。このときの、シリコン膜は、非晶質または微結晶質シリコン膜であり、表面は非常に平滑である。シリコン膜の厚みを約50nmの場合、凹凸は段差計で図ると、0.5nm以

下である。つぎに、約100nmの厚みのゲート絶縁膜に対応する膜を全面、形成する。例えば、このゲート絶縁膜は、2酸化シリコン膜や、5酸化タンタル膜、酸化アルミニウム膜、窒化シリコン膜等が使われる。形成手法は、CVD法、プラズマCVD法、スパッター法等が使われる。テトラエトキシシランのプラズマCVD法による膜が優れていた。

【0055】このあと、シリコン膜を瞬時、加熱-冷却させ、すなわち熔融-結晶化させて、結晶質シリコンを得る。この熔融の瞬間において、シリコン原子の対流移動を抑制する手法を講じて行うのが、本発明の主張するところである。

【0056】これについては、前述の議論が成立する。かつ、シリコン膜の熔融の際の瞬時の高温にゲート絶縁膜や、ゲート絶縁膜-シリコン膜界面が晒される。したがって、ゲート絶縁膜や界面等の不完全性に起因する電子のエネルギー準位が、あるていど、削減される。特に、まだ存在する微量の酸素原子に起因する欠陥を消滅させる。しかも、1000℃以上の温度から450℃以下に急冷される。従って、極微量の酸素原子によるドナーレベルの発生の暇を与えない。

【0057】従来、この種の検討が行われたが、例えば、レーザー等による十分な急加熱、急冷により、ゲート絶縁膜が破壊された。これは、急加熱によるシリコン膜の熔融により、シリコン原子の移動が激しく、膜を損傷するものと考えた。本発明はこれに鑑み、なされたもので、本発明の実施においては、この種不都合を生じしなかった。

【0058】このようなシリコン膜の熔融は、レーザー照射によりなされるのが、基板に熱的負荷を軽減する意味で、望ましいものであった。また、このようなレーザーとしては、シリコン膜にのみ、エネルギー吸収を行わせる意味で、すなわち、コーニング社製、#1737等の吸収を軽度にする意味で、短波長可視光レーザーないし紫外線レーザーが望ましい。この点で、エキシマーレーザーやアルゴンレーザーが望ましい。

【0059】より具体的には、シリコン膜の熔融の瞬間において、シリコン原子の対流移動を抑制するには、この熔融部に、熔融の間、磁場を印加することである。望ましくは静磁場であり、磁束としては、シリコン膜に平行成分のあるのが望ましい。また磁場強度は、実験上では約2500ガウス以上が望ましい。

【0060】これで、対流が抑制されるのは、シリコン原子の反磁性によると理解している。

【0061】また、熔融-結晶化された結晶質シリコン膜(膜厚約50nm)の平坦度は、磁場強度を十分大きくした場合、凹凸にして約3nm以下のすることが出来た。これは、従来に比べ、大幅に改善されている。

【0062】また、高感度2次イオン質量分析(高感度SIMS)によれば、不純物酸素の含有量は、この磁場

印加をなさない場合に比較して、一桁以上少なくなっていた。この酸素は、多分、基板から来ていると思われる。基板をコーニング社製、#1737ガラスを使用した場合、酸素以外に、極微の硼素や、バリウム等、基板材料からの拡散と思われる不純物も、一桁以上、少なくなっていた。

【0063】この手法は、シリコン膜上、ゲート絶縁膜を形成し、そのあと、熔融-結晶化する場合にも、顕著な効果を発揮する。

【0064】(実施例1)より具体的に説明する。

【図2】、(a)、(b)、(c)は本発明を説明するための構成断面図である。

【0065】コーニング社から、低アルカリの硼珪酸ガラス、#1737を入手した。これに、日本真空製、高周波スパッター装置、SPF-312を用いたスパッター法で、約600nmの2酸化シリコン層を全面に形成し、基板4とした。これに、約60nmの非晶質シリコン膜を形成した。これは、通常、CVD法、プラズマCVD法等で形成されるが、ここではサムコインターナショナル研究所製、PD-2400を用いたプラズマCVD法で、ただし基板温度を約330℃として沈積させた。この条件では、沈積されたシリコン膜中の水素量は僅少である。また、沈積されたシリコン膜の表面平坦度としては、走査型電子顕微鏡観察で、約20nm以下のものが容易に得られる。このシリコン膜を周知の方法で島状に微細加工した。

【0066】磁束を発生させるための電磁石は、磁心6、8、11、15すなわち軟鉄製のブロックまたは中空管状物に、コイルを巻き付け、形成した。磁束を集中させるため、場合により、磁心に、軟鉄製ポールピース12、16を設けた。

【0067】レーザー光照射時、静磁場のかけ方、すなわち磁束の状況について、3種の磁場印加法(a)、(b)、(c)を検討した。

【0068】(図2)(a)においては、基板上下の電磁石は、同じ極極が対向するように、すなわち、N極とN極、またはS極とS極が対向する場合と、異なった極性の磁極、すなわち、N極とS極が対向するようにした場合を検討した。ガラス近傍の磁束密度は、ホール素子での模擬的評価の結果、局所的には約4000 Gauss以上にした。簡単なシミュレーションの結果、同極性の磁極が対向する場合、基板近傍の磁力線は、基板に平行な成分と、垂直な成分があり、異極性の磁極が対向する場合、基板近傍において、基板に垂直な成分が主となる。

(図2)(b)においては、基板近傍に基板に平行な磁束を集中させることを狙ったものである。このために、軟鉄製のポールピース12を設けた。磁束密度は、約3500 Gaussであった。また、(図2)(c)においても、(b)と同様の効果を有した。ただし、基板裏側に電磁石を設けた故に、レーザー光の照射のための器具と

の配置において、(c)は(b)よりも、簡略になるという長所がある。

【0069】なお、本発明は、シリコン膜の熔融-固化結晶化時に、熔融-固化結晶化部位に、数1000 Gauss以上の静磁場が存在することが本質であって、例えば、約40cm角程度の小面積基板の場合、ある程度経済的に、通常の電磁石、又は超伝導コイルによる電磁石により、磁場を与えることも出来る。勿論、この場合、レーザー光の照射の都合上、シリコン膜面に平行な磁力線となる。本発明はこれらも含むものである。

【0070】レーザーとしては、塩化クロライド・エキシマーレーザー、ラムダフィジクス社製、EMG-203MSGを基本としたものであった。波長は約300nmであった。この波長では、シリコン膜の吸収は、表層約50nm近くに限られる。レーザーの1ショットあたり、220mJ/cm<sup>2</sup>の条件で、約40ショット照射した。パルス幅は約35ns秒であった。雰囲気は、約10<sup>-3</sup>torrのアルゴン雰囲気であった。このとき、この条件で、シリコン膜が熔融するのは、別の実験で確認した。

【0071】本発明は、まず、レーザーを照射するシリコン膜の部位に、磁束密度を約、3500 Gauss~4000 Gaussになるように、コイルに電流を流し、静磁場を局所的に印加する。つぎに、前述の条件で、エキシマーレーザー光をこの部位に照射する。さらに照射中、および、照射後、約5μs秒静磁場を保つ。シリコン膜の反射光の測定から、レーザー照射の終了後、約1~2μs秒で固化、結晶化する。

【0072】なお、従来法のレーザー光による、熔融-結晶化のプロセスは、レーザー光の照射のみである。すなわち、本発明はこれを組み合わせたところに本質がある。

【0073】得られた結晶質シリコン膜の表層の平滑性は、原子間力顕微鏡での観察によれば、約3nm以下であった。特に、(図2)(b)(c)の配置の場合、平滑性は約1nm以下である。(図2)(a)において、基板上下の磁極を逆磁極にするよりも、同一磁極にした方が、平滑性が良かった。これらのことは、磁力線が基板に平行な方が望ましい結果を与えることを示唆している。さらには、シリコン原子の電子軌道の反磁性の故に、シリコン原子が磁力線に拘束されることを暗示しているようだ。

【0074】このあと、周知の方法すなわち、テトラエトキシシラン(TEOS)-オゾン系のプラズマCVDでゲート絶縁膜を形成する。さらに周知の方法で、スタagger型(トップゲート型)TFTを形成した。

【0075】TFTチャンネル部のキャリアの移動度は、従来に比べ、約40%向上した。特に、(図2)(b)(c)に対応するTFTでは、移動度は約70%向上した。これは、結晶質シリコン膜の平滑性と平行関係にあ

る。

【0076】高感度2次イオン質量分析(高感度SIMS)による、結晶質シリコン膜の分析によれば、膜中の酸素濃度は、従来に比べ、約2桁低かった。従来、通常、結晶シリコン中の酸素は、多くの場合、ドナーとして働き、外部からのドーピングの制御を擾乱させるが、本発明はある程度これを回避するものである。

【0077】(実施例2) [図3]、(a)、(b)、(c)は本発明を説明するための構成断面図である。同図において、19は基板、20は沈積されたシリコン膜、21はキャップ膜(ゲート絶縁膜となるもの)、22は磁心、23は電磁石用コイル、24は磁心、25は電磁石用コイル、26はレーザー光、27は磁心、28はポールピース、29は電磁石用コイル、30はレーザー光、31は磁心、32はポールピース、33は電磁石用コイル、34はレーザー光である。

【0078】実施例1と同様に、非晶質シリコン膜を形成した。次に、テトラエトキシシラン(TEOS)-オゾン系のプラズマCVD法でゲート絶縁膜となる2酸化シリコン膜、かつこの場合、キャップ膜ともなる2酸化シリコン膜を形成する。使用装置は、(株)サムコインターナショナル研究所製、液体ソースCVD装置、PD-240であった。膜厚、約100nmとした。

【0079】これに、実施例1と同様に、同様のパワーのレーザーを照射しつつ、照射部に同時に約3000の静磁場を印加した。この様子を模式的に、(図3)

(a)~(c)に示す。

【0080】勿論、この場合、上の2酸化シリコン膜は、勿論、この程度のレーザー照射で熔融の証拠は無い(融点は不明瞭ではあるが、実際上の軟化の温度はシリコンより若干低い。しかし、レーザー光の吸収が軽微のため、ここまで加熱されない。)従来、このようなレーザー光の条件では、中のシリコンが熔融し、この際のシリコン原子の激しい移動により、上のゲート絶縁膜たる膜が破壊される。ところが、本発明においては、全く、破壊が見られない。すなわち、シリコン原子の激しい移動が抑制されたと思われる。磁束に基板平行成分のある方が望ましかった。

【0081】また、ゲート絶縁膜およびこれとシリコン膜との界面は、約1400℃程度の熱処理を受ける。これは、界面等の準位等、ゲート絶縁膜中の準位等を消去する効果を有する。この1400℃が、約1000℃以上であることに大なる意味がある。すなわち、1000℃以下の熱処理においては、約 $10^{-18}/\text{cm}^{-3}$ 程度ある酸素原子がドナー化するのを防ぐ。

【0082】また、シリコン膜の熔融の瞬間において、シリコン原子の対流移動を抑制するもう一つの方法は、この熔融部に、熔融の間、高圧不活性ガスを吹き付けることである。不活性ガスとしては、高純度アルゴンガスそのまま、または高純度水素ガスを含む高純度アルゴン

ガスを使用することが望ましい。圧力は、約2気圧以上が望ましい(背景雰囲気は、1気圧以下である)。

【0083】また、シリコン膜の熔融の瞬間において、シリコン原子の対流移動を抑制するには、この熔融部に、熔融の間、高圧不活性ガスを吹き付けることである。不活性ガスとしては、高純度アルゴンガスそのまま、または高純度水素ガスを含む高純度アルゴンガスを使用することが望ましい。圧力は、約2気圧以上が望ましい(背景雰囲気は、1気圧か、以下である)。

【0084】(実施例3)シリコン膜の熔融-固化結晶化の際、シリコン原子の対流による移動を抑制する方法を説明するための[図4]は構成断面図である。同図において、35は基板、36はシリコン膜、37は高圧気体導入パイプ、38は高圧気体、39はレーザー光である。

【0085】非晶質シリコン膜の作成は、(実施例1)と同様に作成された。この非晶質シリコン膜の雰囲気を一気圧のアルゴンになるよう置換する。つぎに、(実施例1)の如く、レーザー光を照射、熔融-結晶化させる。レーザーは、日本電気製、アルゴンレーザー、GLG-3202を基本としたものであった。時間的に、レーザー照射の直前から、レーザー照射終了後数m秒まで、高圧アルゴンガス(約4気圧)を、細孔から、照射部に向けて、噴出させ続ける。

【0086】結果、結晶化シリコン膜の表面凹凸性は、約5nm以下にすることが出来た。

【0087】つぎに、熔融-結晶化した結晶質シリコンの上にゲート絶縁膜を形成後、シリコン-絶縁膜の界面および絶縁膜のキャリアトラップ等、不純なエネルギー準位の原因となる欠陥を減少させるために、瞬時に結晶質シリコンを約1000℃以上、約1400℃以下に加熱するのが、移動度の向上と、移動度の再現性、さらに移動度の信頼性、またTFT特性の閾値の再現性の確保の、決定的効果を有する。概略の評価によれば、この加熱は、結晶質シリコンが約、1000℃以上、約1400℃以下が望ましい。1400℃以上にすると、結晶質シリコンが再熔融し、プロセスの制御にかなり注意が必要となる(例えば、凹凸等)。

【0088】多分、これの効果の裏付けは以下のようなと思われる。分析によれば、約 $10^{-16} \sim 10^{-17}/\text{cm}^{-3}$ 程度、結晶質シリコンに入っている酸素が、1000℃以上では固溶し、ドナー等にはならず、無害化される。ところが、これ以下の温度の熱処理においては、やらないよりは特性が改善されるものの、酸素原子が微小欠陥として析出したり、またドナー的振る舞いをするようになる。これは、キャリアの移動度を抑制し、また閾値を変動させる。

【0089】この加熱は局部加熱が有利であり、この点レーザーや、高周波加熱が望ましい。レーザーとしては、シリコン膜の吸収の点から、エキシマーレーザー

10

20

30

40

50



や、アルゴンレーザーが望ましく、高周波熱は約 100 KHz 強のマイクロ波が望ましいものであった。

【0090】溶融-結晶化した結晶質シリコンの上にゲート絶縁膜を形成後、シリコン-絶縁膜の界面および絶縁膜のキャリアトラップ等、不純なエネルギー準位の原因となる欠陥を減少させるために、瞬時に結晶質シリコンを約 1000℃以上、約 1400℃以下に加熱するものが、移動度の向上と、移動度の再現性、さらに移動度の信頼性、また TFT 特性の閾値の再現性の確保の、決定的効果を有する。概略の評価によれば、この加熱は、結晶質シリコンが約、1000℃以上、約 1400℃以下が望ましい。1400℃以上にすると、結晶質シリコンが再溶融し、プロセスの制御にかなり注意が必要となる（例えば、凹凸等）。

【0091】多分、これの効果の裏付けは以下のようなと思われる。分析によれば、約  $10^{-16} \sim 10^{-17} / \text{cm}^3$  程度、結晶質シリコンに入っている酸素が、1000℃以上では固溶し、ドナー等にはならず、無害化される。ところが、これ以下の温度の熱処理においては、やらないよりは特性が改善されるものの、酸素原子が微小欠陥として析出したり、またドナー的振る舞いをするようになる。これは、キャリアの移動度を抑制し、また閾値を変動させる。

【0092】この加熱は局部加熱が有利であり、この点レーザーや、高周波加熱が望ましい。レーザーとしては、シリコン膜の吸収の点から、エキシマーレーザーや、アルゴンレーザーが望ましく、高周波熱は約 100 KHz 強のマイクロ波が望ましいものであった。

【0093】（実施例 4）本発明、すなわち結晶質シリコンおよびこれに接してゲート絶縁膜形成後、この界面およびゲート絶縁膜内部の不都合な電子エネルギー準位の低減を目指し、瞬間的に、結晶質シリコンを約 1000℃以上、約 1400℃以下に加熱することに関し、これを説明するための構成断面図が〔図 5〕である。同図において、40 は基板、41 は結晶質シリコン膜、42 はゲート絶縁膜用キャップ膜、43 はレーザー光である。

【0094】まず、実施例 1～3 の如く、表面が平滑な結晶質シリコンを得る。必要とあれば、これにゲート絶縁膜を沈積、加工して、（図 5）のような、構成物を得る。この結晶質シリコンを約 1000℃以上、約 1400℃以下に加熱する。

【0095】約 1400℃以下の熱処理に限定したのは、結晶質シリコンの再溶融による不都合を避けるためである。シリコンは、ほぼ、1400℃強で溶融する。実験的には、溶融-不溶融の境目の温度を、約 1400℃程度として、エネルギー印加条件（レーザーおよび高周波加熱の）を決めたのが実状である。約 1000℃は、計算から、推測した。

【0096】ほんとに約 1000℃、以上の熱処理が安

定させるのか。検討によれば、周知の方法で、電極形成および、 $n+$ または $p+$ のソース、ドレイン領域を形成されてなる TFT において、いわゆる BT（バイアス温度 ストレス）法による信頼性評価によると、1000℃以下の熱処理の場合に比較、約 2 倍以上、変化率が抑えられた。何故については、よく分からないが、 $10^{-18}$  は存在する不純物酸素原子が、1000℃以上では固溶し、しかも、不都合な電子のエネルギー準位を形成しないと推測している。文献等では、900℃程度の熱処理では、酸素に由来する、ドナー準位を発生させるようである。

【0097】（実施例 1～3）による結晶質シリコン膜は平坦であり、これに起因すると思われるが、この約 1000℃の熱処理によるゲート絶縁膜用キャップ膜の割れ、クラックは全く起こらない。（実施例 1～3）によらない、従来法による結晶質シリコン膜に関しては、しばしば、この約 1000℃の熱処理のあと、ゲート絶縁膜用キャップ膜にクラックが観測される。

【0098】瞬時の約 1000℃以上、約 1400℃以下に加熱においては、前述のようなエキシマーレーザーやアルゴンレーザーが使われる。

【0099】また、約 110 KHz の断続的高周波加熱で、約 1000℃以上、約 1400℃以下に加熱がなされた。これについては、対応する図は掲載しなかった。装置は縦形エビタクシー装置、国際電気製、DC5200 を使用した。結果は、前述と同様、好ましいものであった。

【0100】また、予測されるように、多結晶シリコンの均一ドーピングはなかなか難しい。この事態を改善するために、結晶質シリコンのチャンネル部に、熱中性子を照射、薄膜トランジスターの閾値制御を行うことを提案する。これは、原子核変換により、ドナーとなるリン原子を均一にドーピングするものである。承知されるとおり、熱中性子は、荷電粒子と相互作用すること無く、従って透過力が強い。すなわち、結晶粒界や、シリコン膜厚には関係無く、均一に、結晶を透過、一部の熱中性子は、シリコン原子核に捕らえられる。

【0101】具体的には、シリコンの質量数 30 の同位元素、 $^{30}\text{Si}$  が熱中性子を吸収し、リン原子、 $^{31}\text{P}$  に  $\beta$  崩壊することを利用する。この半減期は、2.62 時間であり、 $^{30}\text{Si}$  は通常のシリコンに 3.09% 含まれており、また  $^{31}\text{P}$  は通常のリン原子である。これは、もともと結晶格子にあるシリコン原子を格子位置のリンに変換するものであることに注目する必要がある。すなわち、通常のドーピングのように、はじめ、多くの不純物原子は結晶格子間位置（インタースティシャル位置）に入り、熱処理により格子位置におさまるのは、大いに異なる。

【0102】熱中性子の照射は、原子炉または、医療用にも使われるサイクロトロン、または中性子輻射装置で

10

20

30

40

50

なされる。本実施例では、医療用サイクロトロンでなされた。照射時間は、約5時間必要とし、結果濃度として、約 $3 \times 10^{-13}$ 程度であった。これは、予め、別の検討で、抵抗率の温度依存性、移動度の温度依存性から評価されたものである。この検討を通じて、均一なドーピングがなされているのが理解された。

【0103】なお、基板にも勿論、熱中性子が照射されるが、基板をコーニング社製、#1737とする場合、残留放射能に関する大きな問題は無かった。

【0104】また、この中性子の照射後、多結晶シリコン膜とキャップ膜（ゲート絶縁膜になる場合）の放射線損傷の回復のため、熱処理するのが望ましい。特に、存在する酸素がドナー的振る舞いを抑制するために、600℃以上で、真空または不活性雰囲気中での熱処理が望ましい。

【0105】（実施例5）つぎに本発明に関する、中性子照射ドーピング法を説明するための〔図6〕は構成断面図である。同図において、44は基板、45は結晶質シリコン膜、46はキャップ膜、47は中性子線、48は中性子発生装置、49は中性子線透過用窓である。なお、本検討では、中性子発生装置48として、医療用サイクロトロンを使った。同図において、中性子発生装置48は、模式的に示されている。

【0106】照射時間は、約5時間必要とし、つぎに、約800℃に約2分、ランプアニール法により熱処理した。雰囲気は、真空雰囲気で行った。結果濃度として、約 $3 \times 10^{-13}$ 程度であった。これは、予め、別の検討で、抵抗率の温度依存性、移動度の温度依存性から評価されたものである。この検討を通じて、抵抗率の測定等から、従来より均一なドーピングがなされているのが理解された。また、結果したTFET特性の信頼性評価も優れたものであった（BTストレス法による）。

【0107】中性子照射時に想定される多結晶シリコン膜、キャップ膜（ゲート膜となる場合）の放射線損傷の回復のため、約600℃以上の熱処理が望ましい。約600℃～650℃の場合、長時間の熱処理が必要である。600℃以下の熱処理の場合、活性化率は大幅に劣化し、しかもこれの再現性が著しく悪くなる。これは、抵抗値測定から、理解された。これは、TFET特性のパラッキに大きく関係する。

【0108】残留放射能については、ディテクターで測定したところ、安全基準のはるか以下であった。この検討においては、基板として、高純度石英基板を用い、キャップ膜は2酸化シリコン膜を用いた。酸素原子に対しては、残留放射能は問題が無いことは、予測されることである。

【0109】さらに、本発明について、以下より具体的に説明する。以降、トップゲート型のTFETについて、話を進めるが、ボトムゲート型のTFETについての、細かい違いはあるものの、本質は変わらない。従って、ト

ップゲート型TFETについてのみ、詳述する。さらに、制御さるべき、キャリアとしては、電子、または正孔の2種があるが、本質的には変わらないので、ここでは、キャリアとして電子、すなわち、NチャネルのTFETについて、以下に議論する。

【0110】該TFETの初期特性の均一性は、一つの要因は、以下のように、考えた。すなわち、TFETの作成工程において、加熱プロセスが数多くある。このとき、TFETを構成する半導体膜、すなわち、結晶質シリコン膜に、基板側から、微量（ほとんど、分析不可能な量）の拡散が起り、ゲート絶縁膜-結晶質シリコン膜界面近傍のキャリアのエネルギー準位の状況をばらつかせる。

【0111】また、TFETの信頼性、特に、前記閾値の変化も、一つの要因は、電圧と温度により、結晶質シリコン膜に、基板側から、微量（ほとんど、分析不可能な量）の拡散が起ることに、発すると考えた。

【0112】この発明は、TFETを構成する多結晶シリコン層の断面が結果として異なるので、まず、従来法を再度、吟味する。

【0113】〔図7〕に、従来の、TFETの製作手法例を示す。（図7）において、50は基板、51は脱水素処理された非晶質シリコン、52はレーザー光、53は溶融・結晶化して得られる結晶質シリコン膜、54はゲート絶縁膜、55はゲート金属電極膜、56はソース金属電極膜とドレイン金属電極膜、57はパッシベーション膜である。

【0114】簡単に、従来の工程を示す。まず、非晶質シリコン膜を周知のプラズマ化学蒸着法（プラズマCVD法）で形成する。そのあと、約350℃で約1時間、真空雰囲気で熱処理して、脱水素処理を行う（同図（a））。つぎに、キセノンのエキシマーレーザーを照射し、前記脱水素処理された非晶質シリコン51を溶融・固化させて、再結晶化された結晶質シリコン膜53を得る（同図（b））。さらに、ゲート金属電極直下と想定される結晶質シリコンの部分に、リンの薄いイオン注入を行い（チャンネルドーピング）、また、ソース及びドレイン金属電極直下と想定される結晶質シリコンの部分に、リンの濃いイオン注入を行う（n+ドーピング）。さらに、注入種の活性化のための熱処理を窒素気流中、約600℃で約30分行う。つぎに、2酸化珪素等からなるゲート絶縁膜54を得る。手法は、周知の如く、シランと酸素あるいはこれに水蒸気の混合ガスからの減圧化学蒸着法（LPCVD）か、テトラエトキシシランとオゾンの混合ガスからのプラズマCVD法等による。この膜厚は、0.1μm～0.01μmである（同図（c））。つぎに、アルミニウム等による、ゲート金属電極膜55を、周知の電子ビーム蒸着法とフォトリソグラフィ法と化学蝕刻法でもって、形成する（同図（d））。前記ゲート絶縁膜54のソース電極部および

ドレイン電極部に対応する部分を、周知の化学蝕刻法で孔あけし、この孔部分に、周知の電子ビーム蒸着法とフォトリソグラフィ法と化学蝕刻法でもって、ソース金属電極膜およびドレイン金属電極膜 7 を形成する（同図（e））。つぎに、全体に、プラズマ CVD 法により、パッシベーション膜（同図（f））として窒化シリコン膜を形成する。

【0115】基板としては、耐熱性硼珪酸ガラスや、熔融石英板が使われる。熔融石英板は非常に高価である。現実には、8 インチ径基板以上は、生産に供するのは、  
10 絶望的である。従って、場合によっては、耐熱性硼珪酸ガラス、たとえば、コーニング社製、# 1737 ガラスが、もっともよく使われる。ところが、これの一般的製法に由来して、0.1% 程度のアルカリ元素を耐熱性硼珪酸ガラスは含まれている。この耐熱性硼珪酸ガラス中のアルカリ元素やその他の不純物が、TFT 製造時に結晶質シリコン膜中に拡散してくると考えられる。この現象は、加熱により促進されると思われる。これが、TFT 製造初期の前記閾値をばらつかせる要因と考えられる。現実には、このばらつきは、従来、約 0.5 V 以上で  
20 あった。目標は、0.1 V 以下である。

【0116】また、信頼性の加速評価、すなわち、BTS 法下での閾値の大きな変動も、これに由来すると考えられる。

【0117】（実施例 6）【図 8】は本発明にかかる手法を説明するための構成断面図である。同図において、58 は基板、59 は非晶質シリコン膜、60 は加速された酸素イオン流、61 は酸素原子密度の極少の非晶質シリコン膜、62 は酸素原子密度の大なる非晶質シリコン膜、63 はレーザー光、64 は熔融結晶化した結晶質シリコン膜、65 は電子線回折評価で酸化シリコンと同定される膜、66 はゲート絶縁膜、67 はゲート金属電極膜、68 はソース金属電極膜とドレイン金属電極膜、69 はパッシベーション膜である。

【0118】（図 8）を使って、本発明を説明する。

【0119】まず、コーニング・ジャパン社より 1.1 mm 厚の耐熱性硼珪酸ガラス、# 1737 を入手した。この上に、（株）サムコインターナショナル研究所製、プラズマ CVD 装置、PD-2400 を使い、プラズマ CVD 法で、約 250 nm 厚の非晶質シリコン膜を形成した。つぎに、周知のフォトリソグラフィ法及び、フッ酸-硝酸-酢酸混液による湿式エッチで島状にパターニングする。つぎに、真空中、約 400℃ で約 1 時間熱処理して、前記非晶質シリコン膜から水素を脱離させた（同図（a））。

【0120】つぎに、住友イートンノバ製、NV-GSD-A-160 を用い、約 120 KeV 相当のエネルギーで、ドーズ量、約  $1.5 \times 10^{18} / \text{cm}^2$  とし、約 20 分、酸素イオンを注入した。基板温度は約 400℃ にした。別の実験によれば、シリコン中の酸素  
50

イオン密度のピークは、深さ約 150 nm にあり、このピークの酸素密度は約  $4 \times 10^{22} / \text{cm}^3$  であった（同図（b））。このあと、約 600℃、約 5 時間、熱処理した。

【0121】つぎに、レーザー光を照射した。レーザーとしては、塩化クロライド・エキシマーレーザー、ラムダフィジクス社製、EMG-203MSG を基本としたものであった。波長は約 300 nm であった。この波長では、シリコン膜の吸収は、表層約 50 nm 近くに限られる。レーザーの 1 ショットあたり、 $220 \text{ mJ} / \text{cm}^2$  の条件で、約 40 ショット照射した。パルス幅は約 35 ns 秒であった。雰囲気は、約  $10^{-3} \text{ torr}$  のアルゴン雰囲気であった。このとき、この条件で、酸素原子密度の極小の非晶質シリコン膜が瞬時に熔融・固化するのは、別の実験で確認した（同図（c））。レーザー処理されたシリコン膜の走査型電子顕微鏡による断面観察によれば、熔融・固化して得た結晶質シリコン膜の表面の平坦性は従来に比較して、一桁近く向上していた。これは、本発明にかかる一つの長所である。また、結晶質シリコン膜とその下部の 2 酸化珪素相の存在は、電子線回折により、確認された。

【0122】つぎに、従来と同様に、ゲート金属電極直下と想定される結晶質シリコンの部分に、リンの薄いイオン注入を行い（チャンネルドープ）、また、ソース及びドレイン金属電極直下と想定される結晶質シリコンの部分に、リンの濃いイオン注入を行う（n+ドープ）。さらに、注入種の活性化のための熱処理を窒素気流中、約 600℃ で約 30 分行う。さらに、シラン-酸素系ガスを用いた、LPCVD 炉（東京エレクトロン製、型式 IW-6）で、膜厚約 80 nm のゲート絶縁膜を形成し、周知の方法で、前記結晶質シリコン膜の島近傍にのみ、このゲート絶縁膜が残存するよう、微細加工した（同図（d））。

【0123】つぎに、ゲート金属電極膜を形成する。まず、EB 蒸着機（日本真空（株）製、EVC500A）を用い、アルミニウムを約 800 nm、蒸着する。これを、周知のフォトリソグラフィ法および、リン酸-硝酸-酢酸系混液で微細加工して得た（同図（e））。

【0124】つぎに、周知のフォトリソグラフィ法およびフッ酸系緩衝液を用い、ゲート絶縁膜のうちソース電極部位、およびドレイン電極部位に孔を開けた。つぎに、前述のように、電子ビーム蒸着法でもって、アルミニウム膜を約 1.2 μm 厚になるよう形成し、さらに前述のように、微細加工してソース金属電極膜とドレイン金属電極膜を形成した（同図（f））。

【0125】さらに、つぎに、全体に、プラズマ CVD 法により、パッシベーション膜として窒化シリコン膜を形成する（同図（g））。

【0126】また、用いるレーザーとしては、エキシマーレーザーの代わりに、アルゴンレーザーを用いても、

同様の結果が得られた。レーザーは、日本電気製、アルゴンレーザー、GLG-3202を基本としたものであった。

【0127】出来上がったTF Tの前記閾値のばらつきは、ほぼ、0.1V以下であり、著者の仮説を裏付けるものであった。また前述のようなBTS法の評価によれば、前記閾値の変動幅は0.1V以下であった。

【0128】

【発明の効果】本発明を実施する際に、TF Tを構成する結晶質シリコン膜や、これとゲート絶縁膜、または界面の性質の抜本改善により、特性の一様化や信頼性向上に寄与するものであり、TF Tは液晶表示装置への応用や、入出力装置等、価値は大なるものがある。

【図面の簡単な説明】

【図1】 従来法に対応する結晶化法を説明する構成断面図

【図2】 本発明に関する結晶化法を説明する構成断面図

【図3】 本発明に関する結晶化法を説明する構成断面図

【図4】 本発明に関する結晶化法を説明する構成断面図

【図5】 本発明に関する熱処理法に関する構成断面図

【図6】 本発明に関するドーピング法に関する構成断面図

【図7】 従来法に対応する結晶化法を説明する構成断面図


【図8】 本発明に関する結晶化法を説明する構成断面図

【符号の説明】

- 1 基板
- 2 沈積されたシリコン膜
- 3 溶融・再結晶化された結晶質シリコン膜
- 4 基板
- 5 沈積されたシリコン膜
- 6 磁心
- 7 電磁石用コイル
- 8 磁心
- 9 電磁石用コイル
- 10 レーザー光
- 11 磁心
- 12 ポールピース
- 13 電磁石用コイル
- 14 レーザー光
- 15 磁心
- 16 ポールピース
- 17 電磁石用コイル
- 18 レーザー光
- 19 基板
- 20 沈積されたシリコン膜


- 21 キャップ膜（ゲート絶縁膜となるもの）
- 22 磁心
- 23 電磁石用コイル
- 24 磁心
- 25 電磁石用コイル
- 26 レーザー光
- 27 磁心
- 28 ポールピース
- 29 電磁石用コイル
- 30 レーザー光
- 31 磁心
- 32 ポールピース
- 33 電磁石用コイル
- 34 レーザー光
- 35 基板
- 36 シリコン膜
- 37 高圧気体導入パイプ
- 38 高圧気体
- 39 レーザー光
- 40 基板
- 41 結晶質シリコン膜
- 42 ゲート絶縁膜用キャップ膜
- 43 レーザー光
- 44 基板
- 45 結晶質シリコン膜
- 46 キャップ膜
- 47 中性子線
- 48 中性子発生装置
- 49 中性子線透過用窓
- 50 基板
- 51 脱水素処理された非晶質シリコン
- 52 レーザー光
- 53 溶融・結晶化して得られる結晶質シリコン膜
- 54 ゲート絶縁膜
- 55 ゲート金属電極膜
- 56 ソース金属電極膜とドレイン金属電極膜
- 57 パッシベーション膜
- 58 基板
- 59 非晶質シリコン膜
- 60 加速された酸素イオン流
- 61 酸素原子密度の極少の非晶質シリコン膜
- 62 酸素原子密度の大なる非晶質シリコン膜
- 63 レーザー光
- 64 溶融結晶化した結晶質シリコン膜
- 65 電子線回折評価で酸化シリコンと同定される膜
- 66 ゲート絶縁膜
- 67 ゲート金属電極膜
- 68 ソース金属電極膜とドレイン金属電極膜
- 69 パッシベーション膜

【図 1】



1.....基板  
2.....沈着されたシリコン膜  
3.....レーザーで熔融・再結晶化した結晶質シリコン膜


【図 2】



4.....基板  
5.....沈着されたシリコン膜  
6.....磁心  
7.....電磁石用コイル  
8.....磁心  
9.....電磁石用コイル  
10.....レーザー光  
11.....磁心  
12.....電磁石用コイル  
13.....磁心  
14.....レーザー光


15.....磁心  
16.....ボールピース  
17.....電磁石用コイル  
18.....レーザー光

【図 4】



35.....基板  
36.....シリコン膜  
37.....高圧気体導入パイプ  
38.....高圧気体  
39.....レーザー光

【図 3】




19.....基板  
20.....沈着されたシリコン膜  
21.....キャップ膜  
22.....磁心  
23.....電磁石用コイル  
24.....磁心  
25.....電磁石用コイル  
26.....レーザー光

27.....磁心  
28.....ボールピース  
29.....電磁石用コイル  
30.....レーザー光


31.....磁心  
32.....ボールピース  
33.....電磁石用コイル  
34.....レーザー光

【図 5】




40.....基板  
41.....結晶質シリコン膜  
42.....ゲート絶縁膜用キャップ膜  
43.....レーザー光

【図 6】



44.....基板  
45.....結晶質シリコン膜  
46.....キャップ膜  
47.....中性子線  
48.....中性子発生装置  
49.....中性子線透過窓

【図 7】



【図 8】

